WO2004084319A1

WO2004084319A1 - 発光素子搭載用部材およびそれを用いた半導体装置

Info

Publication number: WO2004084319A1
Application number: PCT/JP2004/003443
Authority: WO
Inventors: Sadamu Ishidu; Kenjiro Higaki; Takashi Ishii; Yasushi Tsuzuki
Original assignee: Sumitomo Electric Industries Ltd.
Priority date: 2003-03-18
Filing date: 2004-03-15
Publication date: 2004-09-30
Also published as: DE602004027890D1; EP1605524B1; JP3918858B2; US20060198162A1; CN100459188C; KR101045507B1; JPWO2004084319A1; EP1605524A4; EP1605524A1; CN1833322A; US7518155B2; KR20050116377A

Abstract

　加工が容易で、かつ十分な放熱が可能な発光素子搭載用部材およびそれを用いた半導体装置を提供する。　発光素子搭載用部材２００は、半導体発光素子１を搭載する素子搭載面２ａと、その素子搭載面２ａに設けられて半導体発光素子１に接続される第１および第２の導電領域２１および２２とを有する基板２と、半導体発光素子１が収納される内部空間６ｂを規定する反射面６ａを有し、素子搭載面１ａの上に設けられる金属を含む反射部材６と、反射面６ａに設けられた金属層１３とを備える。反射面６ａは、素子搭載面２ａから離れるにつれて内部空間６ｂの径が大きくなるように素子搭載面２ａに対して傾斜している。

Description

明細書

発光素子搭載用部材ぉよびそれを用いた半導体装置技術分野

この発明は、発光素子搭載用部材およびそれを用いた半導体装置に関し、特に、発光ダイオードまたは半導体レーザなどを搭載するための発光素子搭載用部材ぉよびそれを用いた半尊体装置に関するものである。背景技術

従来、半導体発光素子を搭載する部材は、たとえば特開 2 0 0 2— 2 3 2 0 1 7 号公報に記載されている。

上述の公報に記載された半導体素子搭載用部材では、半導体素子を搭載する基板および発光素子を取囲むセラミック窓枠に、たとえば酸化アルミニウムゃ窒化アルミニゥムを主成分としたセラミックスが用いられている。

近年の発光素子の高出力化により半導体発光素子から発生する熱量も大きくなつている。基板および窓枠として酸化アルミニウムを主成分としたセラミックス (以下アルミナとも称す。）を用いた場合、十分に放熱できないため、温度上昇が起こるという問題があった。

さらに、熱伝導率の高い窒化アルミニウムを用いた場合には、アルミナに比べ原料が高価であり加工が困難である。さらに、その表面にメタライズ層を形成する場合には、通常まず Wや M oを主成分とするメタライズ層を形成する必要がある。その場合、グリーンシートに予め Wや M oを主成分とする金属ペーストを印刷塗布した後、窒化アルミニウムセラミックス本体と同時に焼成する方法が、採られる（コファイアメタライズ法)。しかしながら、この方法では、焼成時の熱変形などがあるため、例えば 1 0 0 m未満の微細なパターンのメタライズ層を精度良く形成することが難しい。発明の開示

この発明の目的は、上述のような問題点を解決するため、熱伝導率が高く、かつ加工性に優れた発光素子搭載用部材とそれを用いた半尊体装置を提供することでめる。

本発明者らは、基板と、その基板の上に設けられた反射部材とを備えた発光素子搭載用部材において、半導体発光素子から発生する熱を十分に放散させ、かつ加工性に優れた発光素子搭載用部材についてさまざまな検討を行なった結果、基板に高熱伝導部材を、反射部材に金属を含ませることで好ましい特性を得ることができることがわかった。

上述のような知見によってなされた、この発明に従つた発光素子搭載用部材は、半導体発光素子を搭載する素子搭載面と、その素子搭載面に設けられて半導体発光 '素子に接続される第 1および第 2の導電領域とを有する基板と、半導体発光素子が収納される内部空間を規定する反射面を有し、素子搭載面の上に設けられる金属を含む反射部材と、反射面に設けられた金属層とを備える。反射面は、素子搭載面から離れるにつれて内部空間の径が大きくなるように素子搭載面に対して傾斜している。

このように構成された発光素子搭載用部材では、基板が高熱伝導部材となるため、半導体発光素子から発生した熱を十分に放散させることができる。さらに、反射部材が金属を含むため、反射部材がセラミックスで構成されている場合に比べて加工が容易となり、加工性に優れた発光素子搭載用部材を提供することができる。また反射部材が金属を含むため、その反射部材の反射面に設けられる金属層との密着性が向上する。その結果、製造が容易な発光素子搭載用部材を提供することができる。

また好ましくは、発光素子搭載用部材は、素子搭載面と反射部材とを接合する接合層をさらに備える。接合層の耐熱温度は 3 0 0 ^DC以上であり、かつ接合層は温度 7 0 0 °C以下で溶融して素子搭載面と反射部材とを接合する。この場合、接合層の耐熱温度は 3 0 0 °C以上であるため、半導体発光素子を発光素子搭載用部材に搭載する場合に温度を 2 5 0〜3 0 0 °Cとしても接合層は、基板と反射部材の剥離を防止し、実用的であり、信頼性の高い発光素子搭載用部材を得ることができる。さらに、接合温度が 7 0 0 以下であるため、基板の表面に A u、 A gまたは A 1等のメタライズパターンが形成されている場合に、メタライズパターンの劣化を防ぐことができる。一般的にこのメタライズパターンの耐熱温度は 7 0 0 °C以下であるため、温度 7 0 0 °C以下で接合することによりメタライズパターンを劣化させずに接合することができる。

より好ましくは、基板は絶縁性を有し、基板に第 1および第 2の貫通孔が形成されており、第 1の貫通孔に第 1の導電領域が設けられ、第 2の貫通孔に第 2の導電領域が設けられる。この場合、基板の素子搭載面が形成される面と反対側の面まで第 1および第 2の導電領域が延びるため、この反対側の面から第 1および第 2の導電頜域に電力を供給することができる。さらに好ましくは、上記半導体装置において第 1および/または第 2の導電領域の素子搭載面に形成された金属膜の配置パターンの最小形成寸法が、 5 以上 1 0 0 m未満に制御されている。これによつて発光素子をフリップチップなどで実装できる。好ましくは 5 O ITQ未満である。なおここで言う配置パターンの最小形成寸法とは、メタライズパターンの最小幅ゃパターン間の最小間隔などである。

この発明に従った半導体装置は、上述のいずれかに記載の発光素子搭載用部材と、素子搭載面に搭載された半尊体発光素子とを備える。半尊体発光素子は素子搭載面に向い合う主表面を有し、基板は素子搭載面と反対側に位置する底面を有する。底面から素子搭載面までの距離 Ηと半導体発光素子の主表面の長辺方向の長さ Lとの比率 HZ Lは 0 . 3以上である。

この場合、長辺の長さ Lと底面から素子搭載面までの距離 Ηとの比率 H/ Lを最適化しているため、放熱性の高い半導体装置を得ることができる。なお、長辺方向の長さ Lと、底面から素子搭載面までの距離 Ηとの比率 H/ Lが 0 . 3未満となれば、長辺方向の長さ Lに対して底面から素子搭載面までの距離 Ηが小さくなりすぎて、十分に熱を放散させることができない。

好ましくは半尊体発光素子の主表面側には電極が設けられて第 1および Ζまたは第 2の導電領域に電気的に接続される。この場合、主表面側に電極が設けられて、その電極が直接的に第 1および/または第 2の導電領域に電気的に接続されるため、半導体発光素子のうち、発熱量が特に大きい発光層の部分から発生した熱は電極を介して直接的に基板へ伝達される。その結果、発光層で発生した熱が効率的に基板へ放散され、さらに冷却能力の高い発光素子搭載用部材を提供することができる。また好ましくは、主表面の面積は l mm²以上である。図面の簡単な説明

図 1は、この発明の実施の形態 1に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図であり、図 1 Aは 1つの局面に従つた半導体装置の断面図であり、図 1 Bは別の局面に従った半導体装置の断面図である。

図 2は、図 1で示す発光素子搭載用部材および半尊体装置の斜視図である。図 3は、 Aは、図 1で示す半導体発光素子の斜視図である。 Bは、同素子の主表面の輪郭例を示す図である。

図 4は、図 1で示す半導体装置の製造方法を説明するための工程図である。図 5は、図 1から図 3で示す半導体装置の製造方法の第 1工程を示す断面図である。

図 6は、図 1から図 3で示す半導体装置の製造方法の第 2工程を示す断面図である。

図 7は、図 6中の矢印 V I Iで示す方向から見た基板の平面図である。

図 8は、図 1から図 3で示す半導体装置の製造方法の第 3工程を示す断面図である。

図 9は、図 1から図 3で示す半導体装置の製造方法の第 4工程を示す断面図である。

図 1 0は、図 1から図 3で示す半導体装置の製造方法の第 5工程を示す断面図である。

図 1 1は、図 1から図 3で示す半導体装置の製造方法の第 6工程を示す断面図である。

図 1 2は、図 1から図 3で示す半導体装置の製造方法の第 7工程を示す断面図である。

図 1 3は、この発明の実施の形態 2に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図である。発明を実施するための最良の形態

以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態では同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。

(実施の形態 1 )

図 1は、この発明の実施の形態 1に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図であり、図 1 Aは 1つの局面に従つた半導体装置の断面図であり、図 1 Bは別の局面に従った半導体装置の断面図である。図 2は、図 1 Aで示す半導体装置の斜視図である。図 3は、図 1 Aで示す半導体発光素子の斜視図である。図 1 A、図 2および図 3を参照して、この発明の実施の形態 1に従った半尊体装顰 1 0 0は、発光素子搭載用部材 2 0 0と、素子搭載面 2 aに搭載された半導体発光素子 1とを備える。半導体発光素子 1は素子搭載面 2 aに向い合う主表面 1 a を有する。主表面 1 aはこの場合矩形をなしており、長辺としての第 1の辺 1 1と短辺としての第 2の辺 1 2とを含む。基板 2は素子搭載面 2 aと反対側に位置する底面 2 bとを有する。底面 2 bから素子搭載面 2 aまでの距離 Hと第 1の辺 1 1の長さ Lとの長さの比 H/Lは 0 . 3以上となっている。

発光素子搭載用部材 2 0 0は、半導体発光素子 1を搭載する素子搭載面 2 aと、その素子搭載面 2 aに設けられて半導体発光素子 1に接続される第 1および第 2 の導電頜域 2 1および 2 2とを有する基板 2と、半導体発光素子 1が収納される内部空間 6 bを規定する反射面 6 aを有し、素子搭載面 2 aの上に設けられる金属を含む反射部材 6と、反射面 6 aに設けられた金属層 1 3とを備える。反射面 6 aは、素子搭載面 2 aから離れるにつれて内部空間 6 bの径が大きくなるように素子搭載面 2 aに対して傾斜している。

発光素子搭載用部材 2 0 0は、素子搭載面 2 aと反射部材 6とを接合する接合層 9をさらに傭える。接合層 9の耐熱温度は 3 0 0 °C以上であり、かつ接合層 9は温度 7 0 0 °C以下で溶融して素子搭載面 2 aと反射部材 6とを接合する。

基板 2は絶縁性を有し、基板 2に第 1および第 2の貫通孔 2 hおよび 2 iが形成されている。第 1の貫通孔 2 hに第 1の導電領域 2 1が設けられ、第 2の貫通孔 2 iに第 2の導電領域 2 2が設けられる。また前述のように、上記半尊体装置において、第 1およぴンまたは第 2の導電頜域 21および 22の素子搭載面に形成された金属膜の配置パターンの最小パターン巾や最小パターン間距離が、 5^m以上 10 0 m未満に制御されている。これによつて発光素子をフリップチップなどで実装できる。好ましくは 10 m以上 50 m未満である。特に第 1および第 2の導電頜域 21および 22のパターンの間隔は、導通不良が発生しないよう程度に小さい方が良い。何故ならメタライズされた部分の面積が広ければ広いほど、反射効率が向上するからである。 5； m未満では導通不良が発生し易くなる。

半導体発光素子 1の主表面 1 a側には電極層 1 bおよび 1 ίが設けられて第 1および第 2の導電領域 21および 22に電気的に接続される。主表面 1 aの面積は 1 mm²以上である。

基板 2は、電気絶縁性で熱伝導性の良い材料で構成され、その実用環境に応じて使い分けられる。例えば、窒化アルミニウム（A 1 N：)、窒化ケィ素（S i₃N₄)、酸化アルミニウム（A l₂〇₃)、窒化硼素（BN) または炭化ケィ素（S i C) などを主成分としたセラミックス、また例えば、電気絶縁性の珪素（S i) を主成分とした材料、以上の材料の複合材ゃそれらの組み合わせ材料などで構成される。基板 2は熱を放散させるヒ一トシンクとしての役割を果たす。そのため、熱伝導率は大きいほど好ましいが、熱伝導率が 14 OWZm* K以上、さらには 170W /πι· K以上であれば好ましい。さらに、半導体発光素子 1として周期律表 I I I —V族化合物半導体発光素子または I I—V I族化合物半導体発光素子を用いる場合には、それらの発光素子との線膨張係数を整合させるために、基板 2の熱膨張率（線膨張率）を 3. Oxl 0-⁶ZK以上 10x10·⁶/Κ以下とすることが好ましい。

素子搭載面 2 aには Au膜 3 a、 3 bおよび 3が形成されている。 Au膜 3は、接合層 9と基板 2との密着性を高める働きをする。そのため、 Au膜 3は、接合層 9と基板 2との密着性を高めるような物質で構成される。この実施の形態では、基板 2としてセラミックスである窒化アルミニウムを用レ接合層 9として A u— G eを用いているため、 Au膜 3を採用しているが、接合層の材質が変わった場合には、たとえば Au膜 3、 3 aおよび 3 bを、例えばアルミニウムを主成分とする層や、銀を主成分とする層とすることも可能である。なお、 Au膜 3、 3 aおよび 3 bは、例えばめつきや蒸着により形成される。さらに、 Au膜 3、 3 aおよび 3 b と素子搭載面 2 aとの間に例えばチタン層、白金層などの密着性を高める中間層を介在させてもよい。

素子搭載面 2 aと Au膜 3、 3 aおよび 3 bとの間に設ける中間層としては、例えば N i、 N i— C r、 N i -P, N i— B、 N i Coが挙げられる。これらは、例えばめつきや蒸着で形成することができる。蒸着で形成する場合の材料には、 T i、 V、 C r、 N i、 N i C r合金、 Z r、 Nb、 T aなどを挙げることができる。また、なおこれらのめっき層および/または蒸着層の積層であってもかまわない。中間層の厚みは 0. 0 lmm以上 5 mm以下が好ましく、さらに 0. 1 mm以上 1 mm以下であることが好ましい。

また、本事例の場合、基板 2と Au膜 3、 3 aおよび 3 bとの間に、例えば T i /P t積層膜からなる中間層を形成してもよい。この積層膜を構成する T iを含む膜は、基板 2との密着性を高めるための密着層であり、基板 2の上部表面に接触するように形成される。密着層の材料としては、たとえばチタンに限られず、パナジゥム（V)、クロム（C r)、ニッケルクロム合金（N i C r)、ジルコニウム（Z r)、ニオブ（Nb)、タンタル（Ta) およびこれらの化合物も用いることができる。

また、 T i/P t積層膜を構成する白金（P t) 膜は拡散防止層であり、 T i膜の上部表面に形成される。その材料としては、白金（P t) だけでなく、パラジゥム（Pd)、ニッケルクロム合金（N i C r)、ニッケル（N i)、モリブデン（M )、銅（Cu) なども用いることができる。

なお、上述の T i /P t積層膜、 Au膜を総称して、以下メタライズ層ともいう。メタライズ層の形成方法としては、上述のように従来から用いられている成膜方法を適用できる。たとえば、蒸着法、スパッタリング法あるいはめっき法などがある。また、上述の T i/P t積層膜、 Au膜のパターニング方法には、たとえばフォトリソグラフィを用いたリフトオフ法、化学エッチング法、ドライエッチング法、またはメタルマスク法などがあり、これらの手段は、例えば 1 0 未満、さらには 50 未満で制御された微細なパターンを形成する場合に好適である。

上述の T iZP t積層膜のチタン（T i)膜の厚さは 0. 0 1：以上1. 0m m以下、白金（P t) 膜の厚さは、 0. 01：11111以上1. 5 mm以下が、それぞれ好ましい。電極層としての A u膜の厚さは 0. 1mm以上 10 mm以下が好ましい。基板 2の厚み、すなわち、底面 2 bから素子搭載面 2 aまでの距離 Hは、半導体発光素子 1の寸法に従ってさまざまに設定することが可能であるが、たとえば距離 Hを 0. 3 mm以上 10 mm以下とすることができる。

Au膜 3 aおよび 3 bと接蝕するように半導体発光素子 1が設けられている。半導体発光素子 1は、 I I—V I族化合物半導体発光素子または I I I一 V族化合物半導体発光素子で構成することができる。ここで、 I I族元素は亜鉛（Zn) およびカドミウム（Cd) を含む。 I I I族元素は、ホウ素（B)、アルミニウム（A 1)、ガリウム（Ga) およびインジウム（I n) を含む。 V族元素は、窒素（N)、リン（P)、ヒ素（As) およびアンチモン（Sb) を含む。 V I族元素は、酸素 (〇）、硫黄（S)、セレン（S e) およびテルル（Te) を含む。半導体発光素子 1は、たとえば Ga As系、 I nP系、 G a N系などの化合物半導体で構成される。基板 2にはビアホール（スルーホール）としての貫通孔 2 hおよび 2 iが形成されている。貫通孔 2 hおよび 2 iに充填される導体が第 1および第 2の導電領域 2 1および 22を構成している。貫通孔 2 hおよび 2 ίに充填される導体（ビアフィル）の主成分としては、好ましくは高融点金属、特にタングステン（W) ゃモリブデン（Mo) を用いることができる。なお、これらにさらにチタン（T i) などの遷移金属、あるいはガラス成分や基板材料（たとえば窒化アルミニウム（A 1 N)) が含まれていてもよい。また関通孔 2 hおよび 2 iは、導体が充填されていなくても、内側の面がめつきなどによってメタライズされておればよい。

素子搭載面 2 aの表面粗さは好ましくは Raで 1 m以下、より好ましくは R a で 0. 1 m以下である。また、その平面度は、好ましくは 5 m以下、より好ましくは 1 m以下である。 1 &が1 /zmを超えるか平面度が 5 を超える場合、半導体発光素子 1の接合時に基板 2との間に隙間が生じやすくなり、それによつて半導体発光素子を冷却する効果が低下することがある。なお、表面粗さ R aおよび平面度は J I S規格（それぞれ J I SB 0601および J I SB 0621) に規定されている。

本発明の半導体発光素子 1の材料は、たとえば上述の化合物半導体が挙げられるが、サフアイャ等の基板上にこれらの層やバルクが積層されていてもよい。発光部は、上面もしくは下面のいずれでもよい。なお、この実施の形態では、発光層 1 c が基板側に設けられているため、発熱部である発光層 1 cが基板により近い位置に配置されることから、半導体素子の放熱をより向上させることができる。

基板 2上に設けられた半導体発光素子 1の表面には、シリコン酸化膜（ S i〇₂) などの絶縁層および電極層などのメタライズ層が形成されていてもよい。電極層としての金（A u ) の厚さは 0 . 1 m以上 1 0 m以下であることが好ましい。半導体発光素子 1は、サフアイャ等のベース体 1 eと、ベース体 1 eに接蝕する半導体層 1 dと、半導体層 1 dの一部分に接触する発光層 1 cと、発光層 1 cに接触する半導体層 1 gと、半導体層 1 gに接触する電極層 1 bと、半導体層 1 dに接触する電極層 1 f とを有する。

半導体発光素子 1の構造は図 1 Aで示されるものに限られず、例えば図 1 Bのように電極層 1 f 、半導体層 1 d、発光層 1 c、半導体層 1 g、電極層 1 bを積層した構造を採用してもよい。この場合、半導体発光素子 1の表面と裏面とに電極が存在し、電極層 l bが A uボンディングライン 7 1により A u膜 3 bと接続される。図 1 Bでは、第 1の導電領域のみが半導体発光素子 1と直接に接合される。

図 3 Aで示すように、主表面 1 aを構成する辺のうち、第 1の辺 1 1が長辺であり、第 2の辺 1 2が短辺であるが、第 1の辺 1 1が短辺であって、第 2の辺 1 2が長辺であってもよい。なお本事例では半導体発光素子の主表面が矩形であるので、長辺が長辺方向の長さ Lに相当する。第 1の辺 1 1は、発光層 1 cの延びる方向とほぼ垂直に延びる。第 2の辺 1 2は発光層 1 cとほぼ平行に延びる。また、第 1の辺 1 1と第 2の辺 1 2とがほぼ同一の長さであってもよい。第 1の辺 1 1と第 2の辺 1 2とがほぼ同一の長さである場合には、第 1の辺 1 1を長辺とみなす。さらに、主表面 1 aが矩形でない場合、たとえば角が丸められている場合には、主表面 1 a を矩形に近似して長辺を規定する。また本発明の他の実施の形態も同様であるが、本事例のように、主面 1 aが矩形であれば、通常その反対側の面もほほ同じ形状であるが、必ずしもそうでなくてもよい。また図 3 Bにいくつかの主表面形態に示されるように、主面が矩形以外の例もある。本発明の半導体素子の主面の長辺方向の長さは、主面に垂直な方向に投影した像の輪郭から計量される。図 3 B 1ないし 3 B 5はその例であり、 Lと表示された部分が長辺方向の長さである。例えば、それが円形や正方形であれば、それぞれその直径およびそのいずれかの辺の長さ、楕円であれば、その長径である。

半尊体発光素子 1の長辺方向の長さ Lは、この場合第 1の辺 1 1の長さに相当する。これと、底面 2 bから素子搭載面 2 aまでの距離 Hとの比率 H/Lは 0. 3以上であることが好ましい。さらに好ましくは、上述の比率 HZLは 0. 45以上 1. 5以下であり、より好ましくは比率 HZLは 0. 5以上 1. 25以下である。半導体発光素子 1を取囲むように反射部材 6が設けられている。反射部材 6は基板 2を構成する窒化アルミニウムに近い熱膨張率の材料が用いられる。たとえば、反射部材 6の熱膨張率は 3x10·⁶ΖΚ以上 7x10·⁶/Κ以下とされる。好ましくは、反射部材 6の熱膨張係数は 4x1 O-s/K以上 6x10·⁶ΖΚ以下である。さらには、加工性の面を考慮して金属または合金または金属複合材料で形成される事が望ましい。具体的には、反射部材 6は N i— Co— Fe合金により構成され、代表的な成分としては、 N iの割合が 29質量％、 C oの割合が 18質量％、 F eの割合が 53質量％である。

反針部材 6にはテーパ状の傾斜面である反射面 6 aが設けられている。反射面 6 aは素子搭載面 2 aに対して好ましくは 30°から 70 °、より好ましくは 40。から 60°の角度をなす。反射部材 6には N i /Auからなるめっき層 7が設けられている。このめつき層は、接合層 9として Au系のロウ材（Au— Ge) を使用する場合に、用いられるものであり、接合層 9と反射部材 6との接合強度を増す働きをする。なお、反射部材 6の全周にめっき層 7を設けてもよい。

反射部材 6の表面を覆うように金属層 13が形成されている。金属層 13は、めつきまたは蒸着により形成されて半導体発光素子 1から放たれた光を外側へ取出すための役割を果たす。

反射面 6 aは内部空間 6 bを規定しており、内部空間 6 bは、錐状をなす。例えば、図 2で示すように円錐形状である。しかしながら、内部空間 6 bが四角錐または三角錐などの角錐形状であってもよい。さらに、反射面 6 aが放物面形状等の曲面であってもよい。

次に、図 1から図 3で示す半導体装置 100の製造方法について説明する。図 4 は、図 1で示す半導体装置の製造方法を示す工程図である。図 5から図 1 2は、図 1力ゝら図 3で示す半導体装置の製造方法を説明する図である。

図 4および図 5を参照して、まず基板を作製する（ステップ 2 0 1 )。この種の基板 2は長さ、幅がせいぜい数 mmと小さいため、たとえば長さ、幅が 5 0 mm程度の基板母材を作製し、この基板母材に貫通孔 2 hおよび 2 iを形成する。貫通孔 2 hおよび 2 iに第 1および第 2の導電領域 2 1および 2 2を形成する。その後、基板母材を所定サイズに細かく切断分割する。この方法での基板母材のサイズは、たとえば幅を 5 0 mm、長さを 5 0 mm、厚さを 0 . 3 mmとする。なお、基板材料である窒化アルミニウム（A 1 N) の焼結体の製造方法には、通常の方法が適用される。所定のサイズに細かく分割する工程は、例えば接合（ステップ 2 0 6 ) の後やその他の工程でもよい。

次に、第 2工程で基板の表面を研磨する（ステップ 2 0 2 )。研磨後の基板の基板の表面粗さは、好ましくは R aで 1 . 0 m以下、より好ましくは 0 . 1 m以下とする。研磨方法としては、たとえば研削盤、サンドプラスト、サンドペーパーまたは砥粒による研磨方法などの通常の方法を適用することができる。

図 4、図 6および図 7を参照して、基板 2の素子搭載面 2 aおよび底面 2 bに A 11膜をめつきまたは蒸着で形成する（ステップ 2 0 3 )。具体的には、例えば本事例の場合、下地層として、 T i ZP tを蒸着した後にその上に A u膜を蒸着する。蒸着方法としては；たとえばフオトリソグラフィ法を用いてそれぞれの膜が形成されるべき領域外の基板部分にレジスト膜を形成し、このレジスト膜と基板上にそれぞれの層を形成する。まず密着層である T i膜を蒸着し、次に、拡散防止層である P t膜、最表面に電極層である A u膜を蒸着する。その後、リフトオフ工程を行なう。具体的には、上記の工程において形成したレジスト膜を、レジスト剥離液によつてそのレジスト膜上に形成された密着層、拡散防止層および電極層のそれぞれの膜とともに除去する。この結果、図 6および図 7で示すように、基板上に所定のパターンを有する A u膜 3、 3 aから 3 dを形成することができる。基板の中央部に A u膜 3 aおよび 3 bが形成され、それを取囲むように A u膜 3が形成されている。金属膜の形成には、上記のようにフォトリソグラフィーなどの手段を使うことによって、例えばパターン形状が 1 0 0 m以下の寸法のパターンを形成でき、 5 0 m以下のものも形成可能である。パターン形状としては、例えばそのパターン間の最小間隔やパターン幅などである。このため、半導体発光素子のフリップチップ実装など、高い寸法精度が要求される周辺部材の実装が可能になる。

図 4および図 8を参照して、まず反射部材 6を準備する。反射部材 6は上述のように窒化アルミニウムに近い熱膨張係数の材料により構成され、たとえば N i 一 C o _ F eからなる低熱膨張合金を用いる。

図 4および図 9を参照して、この反射部材 6を加工することにより反射面 6 aを形成する（ステップ 2 0 4 )。反射面 6 aは反射部材 6の最も広い面に対して角度 (たとえば 4 5 °) をなし外側に広がっている。

図 4および図 1 0を参照して、反射部材 6にめつき層 7を形成する（ステップ 2 0 5 )。めっき層 7は N i /A u積層体である。めっき層 7は反射部材 6の全周に形成してもかまわない。

図 4および図 1 1を参照して、反射部材 6と基板 2とを接続する（ステップ 2 0 6 )。接合層 9としては、ロウ材、シ一リング'封着ガラス、耐熱性接着剤があり、メタライズパターンの耐熱温度を超えない温度で反射部材と基板とを接続する。口ゥ材としては、たとえば A u— G eがあり、ロウ材を用いると、接合強度、 P bフリーの観点からは好ましい。また、耐熱性接着剤としては無機質系のものおよび樹脂類がある。例えば、ロウ材では A gをベースにしたもの、無機質系ではガラスやセラミックスなどが、樹脂ではポリイミド系、ポリアミドイミド系、エポキシ系、アクリルエポキシ系、液晶ポリマー系などが、それぞれ挙げられる。

図 4および図 1 2を参照して、金属層 1 3を例えばめつき、蒸着などの手段で形成（ステップ 2 0 7 )。金属層 1 3は半導体発光素子より発光された光を取出すためのものであり、最表面の層は、反射率が大きい例えば A gや A 1またはそれらを主成分とした金属が好ましい。なお、反射部材 6自体の反射率が高ければ、この金属層 1 3を設けなくてもよい。また場合によっては、半導体素子との接合信頼性を上げるために、同素子が搭載される部分の A u膜 3 aおよび 3 b上には、金属層 1 3を形成しないことがある。

図 4および図 1を参照して、半尊体発光素子を実装する（ステップ 2 0 8 )。実装方法としては、この場合フリップチップ接続を行なうが、発光層 1 cが基板 2側に設けられる。これにより、発光層 1 cから発生した熱がすぐに基板 2へ伝わり、放熱が良好に行なわれる。接続に使われる部材としては、例えば S n、 A u— S n、 A g— S n、 P t>— S n等の S n系の半田や、これらの半田および A uのバンプがある。

以上のように構成されたこの発明に従った発光素子搭載用部材 2 0 0およびそれを用いた半導体装置 1 0 0では、反射部材 6が金属を含むように構成されている。そのため、反射部材 6の表面に直接的に金属層 1 3を形成することができる。また、反射部材 6を図 9で示す工程において加工する場合にも、加工が容易となり製造コストを低下させることができる。

(実施の形態 2 )

図 1 3は、この発明の実施の形態 2に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図である。図 1 3を参照して、この発明の実施の形態 2に従つた発光素子搭載用部材 2 0 0では、素子搭載面 2 aに金属膜 4、 4 aおよび 4 b が形成されており、この金属膜 4、 4 aおよび 4 bは A gまたは A 1により構成される。この場合は、図 1 3で示したように、金属層 1 3は反射部材 6のみに形成されていてもよい。

この場合、実施の形態 1に従つた発光素子搭載用部材 2 0 0および半導体装置 1 0 0と同様の効果がある。実施例

実施例では、基板 2と反射部材 6とを接合する接合層 9の特性について詳細に調ベた。図 1を参照して、窒化アルミニウムからなる基板 2の素子搭載面 2 aに接合層 9を介在させて反射部材 6を取付けた。反射部材 6は、 N i— C o— F e合金であり、 N iの割合は 2 9質量％、 C oの割合は 1 8質量％、 F eの割合は 5 3質量％である。また、反射部材6の縦横厚みを5 11111^ 5 11111^< 1 111111とした。

接合層 9として、表 1のサンプル 1から 8で示すものを用いた。表 1

なお、表 1中の「接合層 9の材質」における％は構成成分の含有量であり、その単位は質量％である。これらの接合層 9は、表 1の「接合時の温度」において溶融させて基板 2と反射部材 6とを接合させた。

このようにして得られた各々のサンプルについて、強度、耐熱性、電極メタライズパターンの劣化を調べた。まず、強度については、接合した後に室温（2 5 °C) まで冷却したときの強度（初期強度）を測定した。測定方法としては、図 1で示すように、矢印 5 1で示す方向から反射部材 6に荷重をかけて反射部材 6が基板 2から離れるまでの圧力を求めた。その結果、初期強度が 1 O M P a以上であれば強度が良好として「強度」の欄に「〇」を付した。また、初期強度が 1 O M P a未満のサンプルについては「x」を付した。

耐熱性の評価については、接合層を温度 3 0 0 °Cで 1分および同温度で 2 4時間それぞれ大気中に保ち、接合層 9が再び溶化および軟化せず、さらに接合強度を図 1で示す方法で測定して接合強度の傅下率が 1 0 %未満であるものを良好とし、「耐熱性」の檷に「〇」を付した。なお 3 0 0 °Cで 1分保持された場合の結果は、表の「耐熱性 1」の欄に、同温度で 2 4時間保持された場合のそれは、表の「耐熱性 2」の欄に、それぞれ載せた。接合強度の低下率が 1 0 %以上のものについては「耐熱性」の欄に「x」を付した。なお、接合強度の低下率は、初期強度を A 1とし、 300°Cで加熱した後の室温での強度を A 2として、（（Al— A2) ZA1) で示す式で求めた。

なお、本明細書中の「接合温度が 300°C以上」とは、接合層を温度 300°Cで 1分間大気中に保つた後でも、接合層 9が再び溶化および軟化せず、さらに接合強度を図 1で示す方法で測定して接合強度の低下率が 10 %未満であるものをいう。接合強度の低下率は、初期強度（温度 300°Cに保つ前の接合強度）を A1とし、大気中、温度 300ⁿCに 1分間保った後の室温での強度を A 2として、（（A 1— A 2) /Al) で示す式で求めた。

さらに、電極メタライゼ一シヨンパターン（Au膜 3、 3 aおよび 3 b) の劣化を測定した。具体的には、発光素子搭載用部材 200を温度 300°Cで 24時間大気中に保った後の電極メタライズパターンの外観観察および厚みを測定した。 A u 膜 3、 3 aおよび 3 bが、変色等の劣化が生じなかったものについては「〇」を付した。また、 Au膜 3、 3 aおよび 3 bの色が変色し、または Au膜 3、 3 aおよび 3 bの厚みが減少したものについて「x」を付した。

表 1で示すように、サンプル 1、 4、 5、 6、 7および 8で好ましい結果が得られていることがわかる。また 1、 4、 5で特に好ましい結果が得られていることが分かる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。産業上の利用可能性

この発明に従えば、加工が容易で、かつ放熱性が優れた発光素子搭載用部材およびそれを用いた半導体装置を提供することができる。

Claims

請求の範囲

1 . 半導体発光素子を搭載する素子搭載面と、その素子搭載面に設けられて半導体発光素子に接続される第 1および第 2の導電領域とを有する基板と、

前記半導体発光素子が収納される内部空間を規定する反射面を有し、前記素子搭載面の上に設けられる金属を含む反射部材と、

前記反射面に設けられた金属層とを備え、

前記反射面は、前記素子搭載面から離れるにつれて前記内部空間の径が大きくなるように前記素子搭載面に対して傾斜している、発光素子搭載用部材。

2 . 前記素子搭載面と前記反射部材とを接合する接合層をさらに備え、前記接合層の耐熱温度は 3 0 0 °C以上であり、かつ前記接合層は温度 7 0 0 °C以下で溶融して前記素子搭載面と前記反射部材とを接合する、請求項 1に記載の発光素子搭載用部材。

3 . 前記基板は絶縁性を有し、前記基板に前記第 1および第 2の貫通孔が形成されており、前記第 1の貫通孔に前記第 1の導電領域が設けられ、前記第 2の貫通孔に前記第 2の導電領域が設けられる、請求項 1または 2に記載の発光素子搭載用部材。

4.前記第 1および/または第 2の導電領域の金属膜の配置パターンの最小形成寸法が、 5 ^m以上 1 0 未満である請求項 1ないし 3に記載の半導体装置。

5 . 請求項 1から 4のいずれか 1項に記載の発光素子搭載用部材と、

前記素子搭載面に搭載された半導体発光素子とを備え、

前記半導体発光素子は前記素子搭載面に向い合う主表面を有し、前記基板は前記素子搭載面と反対側に位置する底面を有し、

前記底面から前記素子搭載面までの距離 Hと前記半導体発光素子の主表面の長辺方向の長さ Lとの比率 HZLは 0 . 3以上である、半導体装置。

6 .前記半導体発光素子の前記主表面側には電極が設けられて前記第 1および Z または第 2の導電領域に電気的に接続される、請求項 5に記載の半導体装置。

7 . 前記主表面の面積は l mm²以上である、請求項 5または 6に記載の半獰体装置。 ,