DE69937416T2 - Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung - Google Patents

Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung Download PDF

Info

Publication number
DE69937416T2
DE69937416T2 DE69937416T DE69937416T DE69937416T2 DE 69937416 T2 DE69937416 T2 DE 69937416T2 DE 69937416 T DE69937416 T DE 69937416T DE 69937416 T DE69937416 T DE 69937416T DE 69937416 T2 DE69937416 T2 DE 69937416T2
Authority
DE
Germany
Prior art keywords
substrate
socket
connections
substrates
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69937416T
Other languages
English (en)
Other versions
DE69937416D1 (de
Inventor
David V. Scotts Valley Pedersen
Benjamin N. Danville ELDRIDGE
Igor Y. Orinda Khandros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/108,163 external-priority patent/US6033935A/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Application granted granted Critical
Publication of DE69937416D1 publication Critical patent/DE69937416D1/de
Publication of DE69937416T2 publication Critical patent/DE69937416T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10878—Means for retention of a lead in a hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft eine Sockelvorrichtung für ein elektronisches Komponente, insbesondere zum Anpassen an einen Halbleiter mit Federverpackung (MicroSpringTM-Kontakten). Der Sockel ist nützlich zum Kontaktieren einer Einrichtung in einer Vielzahl von Anordnungen; von einer einzelnen Einrichtung bis zu einem vollständigen Wafer und kann zum Sichern, Kontaktieren, Prüfen und Voraltern sowie für den regulären Betrieb der Einrichtung verwendet werden.
  • Hintergrund der Erfindung
  • Das Thema der Verpackung in der Größenordnung von Chips war viele Jahre der Mittelpunkt intensiver Untersuchungen in der Industrie. Eine sehr vielversprechende Technologie beinhaltet das Sichern von kleinen, elastischen Elementen auf einem geeigneten Substrat und das Verwenden dieser Elemente, um einen Kontakt zwischen einer aktiven Einrichtung und anderen Schaltungen zu bewirken.
  • Die im gemeinsamen Besitz stehende US-Patentanmeldung Nr.08/152,812, eingereicht am 16. Nov. 93 (nun USP 4,576,211, erteilt am 19. Dez. 95) und ihr Gegenstück, die im gemeinsamen Besitz stehenden, gleichzeitig anhängigen US"Teil"-Patenanmeldung Nrn.08/457,479, eingereicht am 01. Juni 95 (Status: anhängig), und 08/570,230, eingereicht am 11. Dez. 95 (Status: anhängig), alle von KHANDROS, offenbaren Verfahren zur Herstellung von elastischen Zwischenverbindungselementen für Mikroelektronikanwendungen, die beinhalten: Anbringen eines Endes eines biegsamen, länglichen Kernelements (z. B. Draht "Schaft" oder "Gerüst") an einem Anschluß an einer elektronischen Komponente, Beschichten des biegsamen Kernelements und der benachbarten Oberfläche des Anschlusses mit einer "Hülle" aus einem oder mehreren Materialien mit einer vorbestimmten Kombination von Dicke, Dehngrenze und Formänderungsfestigkeit, um vorbestimmte Kraft-Auslenkungs-Eigenschaften der resultierenden Federkontakte sicherzustellen. Beispielhafte Materialien für das Kernelement schließen Gold ein. Beispielhafte Materialien für die Beschichtung schließen Nickel und seine Legierungen ein. Das resultierende Federkontaktelement wird geeigneterweise verwendet, um Druckverbindungen oder demontierbare Verbindungen zwischen zwei oder mehreren elektronischen Komponenten, einschließlich Halbleitereinrichtungen, zu bewirken.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/340,144, eingereicht am 15. Nov. 94, und ihre entsprechende PCT-Patentamneldung Nr. PCT/US94/13373, eingereicht am 16. Nov. 94 ( WO95/14314 , veröffentlicht am 26. Mai 95), beide von KHANDROS und MATHIEU, offenbaren eine Anzahl von Anwendungen für die vorstehend erwähnten Federkontaktelemente, wie z. B. das Herstellen eines Zwischenelements (interposer). Die Anmeldung offenbart auch Verfahren zur Fertigung von Kontaktstellen (Kontaktspitzenstrukturen) an den Enden der Federkontaktelemente.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/452,255, eingereicht am 26. Mai 95, und ihre entsprechende PCT-Patentanmeldung Nr. PCT/US95/14909, eingereicht am 13. Nov. 95 ( WO96/17278 , veröffentlicht am 06. Juni 96), beide von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren zusätzliche Verfahren und Metallurgien zur Herstellung von Federkontaktelementen, wie z. B. zusammengesetzte Zwischenverbindungselemente, und zur Fertigung und zum Anbringen von Kontaktspitzenstrukturen an den freien Enden (Spitzen) der zusammengesetzten Zwischenverbindungselemente.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/558,332, eingereicht am 15. Nov. 95 von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, und ihre entsprechende PCT-Patentanmeldung Nr. US95/14885, eingereicht am 15. Nov. 95 von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren Verfahren zur Fertigung elastischer Kontaktstrukturen, welche sich zur Fertigung von Federkontaktelementen direkt auf Halbleitereinrichtungen besonders gut eignen.
  • Die vorliegende Erfindung wendet sich der Herstellung von Zwischenverbindungen zu modernen Mikroelektronikeinrichtungen unter einem feinen Rastermaß zu und ist dafür besonders gut geeignet. Wie hierin verwendet, bezieht sich der Begriff "feines Rastermaß" auf Mikroelektronikeinrichtungen, deren Anschlüsse (im Fall der vorliegenden Erfindung ihrer Zwischenverbindungselemente) in einem Abstand von weniger als etwa 5 mils, wie z. B. 2,5 mils oder 65 μm, angeordnet sind. Die Erfindung ist jedoch für Einrichtungen mit beliebigem Rastermaß (z. B. Millimeter oder größer) nützlich, aber insbesondere einem Rastermaß unterhalb etwa 15 mils (375 μm). Als nur ein nützliches Beispiel kann eine Einrichtung mit Federn in einem Flächenarray mit einem Abstand von ungefähr 10 mils (250 μm) ausgestattet werden. Ein entsprechendes Verbindungselement hätte dasselbe Rastermaß wie die Kontaktflächen der Federn. Ein entsprechender Sockel hätte beispielsweise ein entsprechendes Muster von Einfangkontaktstellen unter demselben Rastermaß, um das Array von Federn aufzunehmen.
  • Nachstehend wird im Großen und Ganzen die mit Sockel erfolgende Aufnahme von elektronischen Komponenten beschrieben, welche Halbleitereinrichtungen sind, und welche Zwischenverbindungselemente aufweisen, die längliche Zwischenverbindungselemente sind, die insbesondere Federkontaktelemente sind, welche sich von einer Fläche derselben erstrecken. Wie hierin verwendet, wird eine Halbleitereinrichtung mit an dieser angebrachten Federkontaktelementen als Federhalbleitereinrichtung bezeichnet.
  • Eine Federhalbleitereinrichtung kann mit einem Zwischenverbindungssubstrat auf eine von zwei prinzipiellen Weisen verbunden werden. Sie kann dauerhaft verbunden werden, wie z. B. durch Löten der freien Enden der Federkontaktelemente an entsprechende Anschlüsse auf einem Zwischenverbindungssubstrat, wie z. B. einer Leiterplatte. Alternativ kann sie reversibel mit den Anschlüssen verbunden werden, indem einfach die Federhalbleitereinrichtung gegen das Zwischenverbindungssubstrat gedrückt wird, so dass eine Druckverbindung zwischen den Anschlüssen und den Kontaktabschnitten der Federkontaktelemente hergestellt wird. Eine solche reversible Druckverbindung kann als Selbst-Sockelverbindung für die Federhalbleitereinrichtung beschrieben werden.
  • Die Fähigkeit, eine Federhalbleitereinrichtung aus einer Druckverbindung mit einem Zwischenverbindungssubstrat zu entfernen, wäre im Zusammenhang mit einem Austausch oder einer Erweiterung der Federhalbleitereinrichtung nützlich. Eine sehr nützliche Aufgabe wird erfüllt, indem einfach reversible Verbindungen mit einer Federhalbleitereinrichtung hergestellt werden. Dies ist besonders zum Prüfen der Federhalbleitereinrichtung nützlich. Dies ist auch zum vorübergehenden oder dauerhaften Anbringen an einem Zwischenverbindungssubstrat eines Systems nützlich, um (1) die Federhalbleitereinrichtung vorzualtern oder um (2) Festzustellen, ob die Federhalbleitereinrichtung ihre Spezifikationen erfüllt. Als allgemeine Prämisse kann dies bewerkstelligt werden, indem Druckverbindungen zu den Federkontaktelementen hergestellt werden. Ein solcher Kontakt kann erleichterte Randbedingungen in Bezug auf Anpresskraft und dergleichen aufweisen. Die vorliegende Erfindung offenbart eine Anzahl von Techniken zur Sockelmontage an Federhalbleitereinrichtungen.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/533,385, eingereicht am 18. Okt. 95 von DOZIER, ELDRIDGE, GRUBE, KHANDROS und MATHIEU, und ihre entsprechende PCT-Patentanmeldung Nr. US95/14842, eingereicht am 13. Nov. 95 von DOZIER, ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren Sockelsubstrate mit Federkontaktelementen zur Herstellung von reversiblen Verbindungen zu einer aktiven Halbleitereinrichtung. Der Sockel wird wiederum an einer elektronischen Schaltung gesichert und mit dieser verbunden. Auf eine sehr allgemeine Weise wendet sich die vorliegende Erfindung dem zu, was als analoge, aber umgekehrte Situation betrachtet werden könnte – nämlich der Herstellung reversibler Verbindungen elektronischer Komponenten, die Federkontaktelemente aufweisen, mit Sockelsubstraten.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/784,862, eingereicht am 15. Jan. 97 von KHANDROS UND PEDERSEN, und ihr Gegenstück, die PCT-Patentanmeldung Nr. US97/08604, eingereicht am 15. Mai 97 von KHANDROS UND PEDERSEN, offenbaren ein System zum Voraltern und Prüfen auf Waferebene, wobei eine Vielzahl relativ kleiner, aktiver elektronischer Komponenten wie z. B. anwendungsspezifische integrierte Schaltungen (ASICs) an einem relativ großen Zwischenverbindungssubstrat angebracht werden. Eine Vielzahl von Halbleitereinrichtungen befinden sich auf einem unter Test stehenden Wafer (WUT).
  • Federkontaktelemente erstrecken sich von den Oberflächen der Halbleitereinrichtungen und sind geeigneterweise, jedoch nicht begrenzt auf, freistehende, längliche Zwischenverbindungselemente, wie sie z. B. in der vorstehend erwähnten, im gemeinsamen Besitz stehenden, gleichzeitig anhängigen US-Patentanmeldung 08/452,255, eingereicht am 26. Mai 95, und ihrem Gegenstück, der PCT-Patentanmeldung Nummer US95/14909, eingereicht am 13. NOV. 95, offenbart sind. Wie in 3B darin dargestellt, erstrecken sich eine Vielzahl von Vertiefungen, geeigneterweise in Form von umgekehrten Pyramiden, von deren Flächen aus in einen ASIC hinein. Eine Metallisierung wird auf die Seitenwände dieser Vertiefungen aufgebracht, was eine elektrische Verbindung mit Schaltungselementen des ASICs herstellt.
  • Bei Verwendung, wenn ein ASIC und der WUT zusammengebracht werden, dringen die Spitzen der Federkontaktelemente auf dem WUT in die Vertiefungen in dem ASIC ein und kommen mit den Seitenwänden der Vertiefungen mit ausreichender Kraft in Eingriff, um eine zuverlässige elektrische Druckverbindung sicherzustellen. Wie in 3C darin dargestellt, weist jeder ASIC alternativ eine Vielzahl von Kontaktstellen (Anschlüssen), die auf eine herkömmliche Weise auf ihrer Vorderseite ausgebildet sind, und eine Schicht aus Isolationsmaterial auf. Ein solcher Siliziumchip kann so mikrobearbeitet werden, dass er eine Vielzahl von Öffnungen aufweist, die sich durch diesen hindurcherstrecken und zu den Kontaktstellen ausgerichtet sind und über der Vorderseite des ASIC angeordnet sein können. Die Schicht aus Isolationsmaterial stellt eine vergleichbare "Einfang"-Fähigkeit wie die in den ASICs ausgebildeten Vertiefungen bereit. Die 5A–5C dieser Patentanmeldungen stellen eine Technik zur Herstellung von leitenden Kontaktlöchern durch eine ASIC dar, wobei Vertiefungen (erste und zweite Lochabschnitte) von beiden Seiten des ASICs aus erzeugt werden, bis sie aneinander angrenzen. Dann wird eine leitende Schicht (z. B. Wolfram, Titan-Wolfram usw.) aufgebracht, wie z. B. durch Sputtern in den ersten und zweiten Lochabschnitt, was zu einem ersten leitenden Schichtabschnitt, der sich in den ersten Lochabschnitt erstreckt, und einem zweiten leitenden Schichtabschnitt, der sich in den zweiten Lochabschnitt erstreckt, führt. Dies ist besonders interessant, wenn sich der erste und der zweite Lochabschnitt auf entgegengesetzten Seiten eines Siliziumsubstrats, wie z. B. eines Wafers, befinden. Dann wird eine Masse aus leitendem Material (z. B. Gold, Nickel usw.) aufgebracht, um die leitenden Schichten in den zwei Lochabschnitten zu verbinden (überbrücken). Diese Masse aus leitendem Material wird geeigneterweise durch Plattieren aufgebracht.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 09/108,163, eingereicht am 30. Juni 1998 von ELDRDGE, GRUBE, KHANDROS, MATHIEU, PEDERSEN und STADT, offenbart eine Anzahl von Verfahren zur Herstellung von reversiblen Verbindungen zu einer Federhalbleitereinrichtung für den Zweck des Voralterns der Federhalbleitereinrichtung und zum Feststellen, ob die Federhalbleitereinrichtung in der Lage ist, ihre Spezifikationen zu erfüllen. 2 der Patentanmeldung stellt beispielsweise eine Technik dar, in der die Federhalbleitereinrichtung gegen ein Zwischenverbindungssubstrat, wie z. B. eine Leiterplatte (PCB), gedrückt wird, so dass die Spitzen der Federkontaktelemente mit einer entsprechenden Vielzahl von Anschlüssen auf der PCB in Druckkontakt kommen, um damit eine Druckverbindung zu erstellen. 4 der Patentanmeldung stellt beispielsweise eine Technik dar, bei der Endabschnitte der Federkontaktelemente in plattierte Durchgangslochanschlüsse eines Zwischenverbindungssubstrats, wie z. B. einer Leiterplatte, eingeführt werden. 5A der Patentanmeldung stellt beispielsweise eine Technik dar, bei der die Enden der Federkontaktelemente mit den entsprechenden einer Vielzahl konkaver Anschlüsse eines Zwischenverbindungssubstrats in Kontakt gebracht werden. Die konkaven Anschlüsse sind wie plattierte Durchgangslöcher ausgebildet, die einen oberen Abschnitt in Form eines Kegels oder einer Pyramide aufweisen, deren Basis an einer Oberfläche des Zwischenverbindungssubstrats liegt und dessen Scheitel(-Punkt) innerhalb des Zwischenverbindungssubstrats liegt. 5B der Patentanmeldung stellt konkave Anschlüsse jeweils in Form einer Halbkugel dar, deren Basis an einer Oberfläche des Zwischenverbindungssubstrats und deren Scheitel innerhalb des Zwischenverbindungssubstrats liegt. 5C der Patentanmeldung stellt konkave Anschlüsse dar, die einen oberen Abschnitt in Form eines trapezförmigen Festkörpers aufweisen, der einen relativ breiteren Basisabschnitt an einer Oberfläche des Zwischenverbindungssubstrats aufweist und dessen relativ schmälerer Basisabschnitt innerhalb des Zwischenverbindungssubstrats liegt. Bei jedem der Beispiele der 5A, 5B und 5C der Patentanmeldung tritt die Spitze der Federkontaktstruktur in den konkaven Anschluss an seinem breitesten Abschnitt ein, was somit einen leichteren Eintritt und Führung oder "Einfangen" der Enden der Federkontaktelemente durch die Anschlüsse ermöglicht.
  • Zusammenfassung der Erfindung
  • Es ist daher eine Aufgabe der Erfindung, ein Verfahren vorzusehen, um mittels Sockel ein längliches Zwischenverbindungselement aufzunehmen, das sich von einer elektronischen Komponente erstreckt. Eine bevorzugte elektronische Komponente ist eine Halbleitereinrichtung. Ein bevorzugtes längliches Zwischenverbindungselement ist ein Federkontaktelement.
  • Die Erfindung ist in Anspruch 1, 14 bzw. 21 definiert. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Gemäß einem Hauptaspekt der Erfindung sind eine Vorrichtung und Verfahren zur mittels Sockel erfolgenden Aufnahme einer Vielzahl von Federhalbleitereinrichtungen durch ein einzelnes Sockelsubstrat offenbart. (Siehe z. B. 5, 5A, 5B, 5C und 5D). Mit Bezug auf die in 5 gezeigte Ausgestaltung kann eine Halbleitereinrichtung so angeordnet werden, dass längliche Zwischenverbindungselemente zu Einfangkontaktstellen auf einem Sockelsubstrat einen Kontakt herstellen. Ein Gehäuse wird über dem Halbleiter gesichert, um ihn an der Stelle zu halten, und am Hauptsubstrat gesichert. Ein Federmechanismus im Gehäuse sieht eine Spannung vor, um den Halbleiter an der Stelle zu halten. Bei einem besonders bevorzugten Mechanismus wird ein einfaches Gehäuse mit Beinen, das einem Tisch ähnelt, direkt gegen den Halbleiter in Position gedrückt gegen Einfangkontaktstellen direkt auf einem Substrat, wie z. B. einer Leiterplatte. Die Beine werden durch Löcher im Substrat positioniert und an der Stelle fixiert. "Heißes Einsetzen" durch Schmelzen eines thermoplastischen Materials ist besonders bevorzugt.
  • Gemäß einer Ausgestaltung der Erfindung ist ein Sockelsubstrat mit "Einfangkontaktstellen" vorgesehen zur Herstellung reversibler Verbindungen zu einem oder mehreren Zwischenverbindungselementen, die sich von einer elektronischen Komponente erstrecken. 1C stellt eine bevorzugte Ausgestaltung einer elektronischen Komponente (108) dar mit einem länglichen Zwischenverbindungselement (130) in Form eines Federkontaktelements, das sich von der Komponente erstreckt.
  • Die Halbleitereinrichtungen weisen Zwischenverbindungselemente auf, welche Federkontaktelemente sind, die sich von diesen erstrecken. Solche Einrichtungen werden hierin "Federhalbleitereinrichtungen" genannt.
  • Gemäß einer Ausgestaltung der Erfindung sind die Einfangkontaktstellen auf dem Sockelsubstrat flache Kontaktstellen. Die Einfangkontaktstellen können unter die Oberfläche des Sockelsubstrats zurückgesetzt sein. (Siehe z. B. 2, 2A und 2B). Zurückgesetzte Einfangkontaktstellen unterstützen eine physikalische Positionierung der Enden der länglichen Zwischenverbindungselemente.
  • Gemäß anderer Ausgestaltungen der Erfindung sind die Einfangkontaktstellen auf dem Sockelsubstrat konkav, erstrecken sich in die Oberfläche des Sockelsubstrats hinein, einschließlich halbkugelförmiger Vertiefungen, invertierter Pyramiden-Vertiefungen und invertierter Pyramidenstumpf-Vertiefungen. (Siehe z. B. 2C, 2D und 2E). Konkave Anschlüsse unterstützen auch ein physikalisches "Einfangen" der Enden der länglichen Zwischenverbindungselemente.
  • Gemäß anderer Ausgestaltungen der Erfindung sind die Einfangkontaktstellen auf dem Sockelsubstrat Löcher, die sich durch das Sockelsubstrat erstrecken. Solche Löcher können viele Formen annehmen, einschließlich zylindrischer Löcher und sanduhrförmiger Löcher (Vertiefungen aus von Scheitel-zu-Scheitel invertierten Pyramiden). (Siehe z. B. 2F). Anschlüsse vom Durchgangslochtyp erleichtern die Herstellung von Verbindungen mit dem Sockelsubstrat über die Rückseite des Substrats. Es sind Verfahren zur Herstellung von symmetrischen und asymmetrischen sanduhrförmigen Durchgangslochanschlüssen bei einem Silizium-Sockelsubstrat offenbart. (Siehe z. B. 4A–4I). Diese Verfahren nutzen die natürliche Neigung von 1,0,0-Silizium aus, dass es mit einem Winkel geätzt wird und dass das Ätzen selbstbegrenzend ist.
  • Gemäß einer Ausgestaltung der Erfindung werden Verbindungen durch externe Einrichtungen zu dem Sockelsubstrat über Leiterbahnen hergestellt, die auf (siehe z. B. 2 und 3A) oder innerhalb (siehe z. B. 2A) der Fläche des Sockelsubstrats sind. Die Leiterbahnen ermöglichen Leiterwege, wie z. B. zwischen einem Kontaktpunkt und einem Anschluss oder anderen Schaltungen.
  • Gemäß einer Ausgestaltung der Erfindung wird das Sockelsubstrat durch ein Trägersubstrat gestützt, das auch als ein Zwischenverbindungssubstrat wirken kann (siehe z. B. 3B, 3C und 6A). Verbindungen zu externen Einrichtungen können über das Träger/Zwischenverbindungssubstrat hergestellt werden (siehe z. B. 3B und 3C).
  • Gemäß dem Verfahren der Erfindung werden Techniken offenbart, um mittels Sockel eine Folge von einem oder mehreren Federhalbleitereinrichtungen, die sich auf einem Halbleiterwafer befinden, auf einem oder mehreren Sockelsubstraten aufzunehmen (siehe z. B. 9).
  • Bei einer Ausgestaltung des Verfahrens werden Techniken offenbart, um mittels Sockel eine Vielzahl von Federhalbleitereinrichtungen auf einer Vielzahl von Sockelsubstraten (siehe z. B. 7 & 7A) oder auf einem einzelnen großen Sockelsubstrat aufzunehmen. (Siehe z. B. 7B).
  • Bei einer Ausgestaltung des Verfahrens werden Techniken offenbart, um mittels Sockel eine Vielzahl von Federhalbleitereinrichtungen, die sich auf einem unter Test stehenden Halbleiterwafer (WUT) befinden auf einem einzelnen sehr großen Sockelsubstrat aufzunehmen (siehe z. B. 8, 8A, 8B und 8C).
  • Diese und weitere Aufgaben und Vorteile der Erfindung sowie die Einzelheiten einer erläuternden Ausgestaltung werden aus der folgenden Beschreibung und den Zeichnungen genauer verstanden.
  • Kurze Beschreibung der Zeichnungen
  • Nun wird im einzelnen auf bevorzugte Ausgestaltungen der Erfindung Bezug genommen, von welchen Beispiele in den zugehörigen Zeichnungen dargestellt sind. Obwohl die Erfindung im Zusammenhang mit diesen bevorzugten Ausgestaltungen beschrieben wird, sollte verstanden sein, dass nicht beabsichtigt ist, den Schutzbereich der Erfindung auf diese speziellen Ausgestaltungen zu begrenzen. Bei den hierin gezeigten Seitenansichten sind zur Klarheit der Darstellung häufig nur Abschnitte der Seitenansicht im Querschnitt dargestellt und Abschnitte können in der Perspektive gezeigt sein. Bei den hierin gezeigten Figuren ist die Größe von bestimmten Elementen häufig zur Klarheit der Darstellung übertrieben (gegenüber anderen Elementen in der Figur nicht maßstäblich).
  • 1A ist eine Seitenquerschnittsansicht eines Schritts bei der Herstellung eines Federkontaktelements, das ein zusammengesetztes Zwischenverbindungselement ist, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 1B ist eine Seitenquerschnittsansicht eines weiteren Schritts bei der Herstellung des Federkontaktelements von 1A, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 1C ist eine Seitenquerschnittsansicht eines Federkontaktelements nach 1B, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2 ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit flachen Einfangkontaktstellen (Anschlüssen) eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2A ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit flachen Einfangkontaktstellen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2B ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit flachen Anschlüssen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2C ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit konkaven, halbkugelförmigen Anschlüssen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2D ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit konkaven, pyramidenartigen Anschlüssen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2E ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit konkaven, pyramidenstumpfartigen Anschlüssen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 2F ist eine Seitenquerschnittsansicht, die ein in-Kontakt-Drücken einer Federhalbleitereinrichtung mit zusammengesetzten, sanduhrartigen Durchgangslochanschlüssen eines Zwischenverbindungssubstrats darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 3A ist eine Seitenquerschnittsansicht, die ein Verbinden eines Sockelsubstrats der vorliegenden Erfindung zu einer externen Einrichtung (nicht dargestellt) darstellt, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 3B ist eine Seitenquerschnittsansicht, die ein Verbinden eines Sockelsubstrats der vorliegenden Erfindung zu einer externen Einrichtung (nicht dargestellt) darstellt, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 3C ist eine Seitenquerschnittsansicht, die ein Verbinden eines Sockelsubstrats der vorliegenden Erfindung zu einer externen Einrichtung (nicht dargestellt) darstellt, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4A–4F sind Seitenquerschnittsansichten, die eine Fertigung von Erfassungskontaktstellen, die sanduhrartige Durchgangslöcher in einem Sockelsubstrat sind, darstellen, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4G ist eine schematische Darstellung eines Schritts bei dem mit Bezug auf die 4A–4F beschriebenen Prozess, welcher bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4H ist eine schematische Darstellung eines alternativen Schritts bei dem mit Bezug auf die 4A–4F beschriebenen Prozess, welcher bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4I ist eine Seitenquerschnittsansicht eines Sockelsubstrats, das unter Verwendung der in 4H dargelegten Prozedur hergestellt wurde, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4J ist eine Seitenquerschnittsansicht eines weiteren Sockelsubstrats, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 4K ist eine Seitenquerschnittsansicht, die ein Abstützen und Verbinden mit einem Sockelsubstrat darstellt, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 5 ist eine Seitenquerschnittsansicht einer Befestigungsanordnung, um mittels Sockel eine Federhalbleitereinrichtung auf einem Sockelsubstrat aufzunehmen, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 5A ist eine Draufsicht auf das Sockelsubstrat von 5, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 5B ist eine perspektivische Ansicht einer Gehäusekomponente für die mit Bezug auf 5 beschriebene Anordnung, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 5C ist eine Seitenquerschnittsansicht einer weiteren Befestigungsanordnung, um mittels Sockel eine Federhalbleitereinrichtung auf einem Sockelsubstrat aufzunehmen, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 5D ist eine perspektivische Ansicht der Gehäusekomponente für die mit Bezug auf 5C beschriebene Anordnung, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 6 ist eine teilweise schematische Seitenquerschnittsansicht einer Befestigungseinrichtung, um mittels Sockel eine Federhalbleitereinrichtung auf einem Sockelsubstrat aufzunehmen, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 6A ist ein Schema, das eine mittels Sockel erfolgende Aufnahme einer Federhalbleitereinrichtung und eine Herstellung von Verbindungen mit einer externen Einrichtung darstellt, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 7 ist eine Seitenquerschnittsansicht, die eine mittels Sockel erfolgende Aufnahme einer Anzahl von Federhalbleitereinrichtungen auf einer Anzahl von Sockelsubstraten darstellt, gemäß der Erfindung.
  • 7A ist eine Draufsicht der Sockelsubstrate von 7, die sich auf einem Zwischenverbindungssubstrat befinden, gemäß einer Ausgestaltung der Erfindung.
  • 7B ist eine Draufsicht eines einzelnen großen Sockelsubstrats, um mittels Sockel eine Anzahl von Federhalbleiterchips aufzunehmen, die sich auf einem Zwischenverbindungssubstrat befinden, gemäß einer Ausgestaltung der Erfindung.
  • 8 ist eine Draufsicht einer Anordnung eines Zwischenverbindungssubstrats das ein einzelnes, sehr großes Sockelsubstrat aufweist, um mittels Sockel eine Vielzahl von Federhalbleitereinrichtungen aufzunehmen, die sich auf einem Halbleiterwafer befinden, welches bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 8A ist eine Seitenquerschnittsansicht der Anordnung von 8, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 8B ist eine Seitenquerschnittsansicht einer alternativen Implementierung der Anordnung von 8, welche bei einer Ausgestaltung der Erfindung verwendet werden kann.
  • 8C ist ein Schema, das eine Verbindung mit einer Vielzahl von Sockelstellen auf einem sehr großen Substrat darstellt, um mittels Sockel eine Vielzahl von Federhalbleitereinrichtungen, die sich auf einem Halbleiterwafer befinden, aufzunehmen, gemäß einer Ausgestaltung der Erfindung.
  • 9 ist eine Seitenquerschnittsansicht einer Anordnung zum Prüfen von Federhalbleitereinrichtungen gemäß der Erfindung.
  • 10 ist ein Ablaufplan eines Gesamtprozesses, der Testschritte darstellt.
  • Beschreibung der bevorzugten Ausgestaltungen
  • Anbringen von Federkontaktelementen an Halbleitereinrichtungen
  • Die vorstehend erwähnte, im gemeinsamen Besitz stehende PCT-Patentanmeldung Nr. US95/14909, offenbart in deren zum Text gehörenden 1C, 1D und 1E, die hierin als 1A, 1B und 1C wiedergegeben sind, eine beispielhafte Technik zur Fertigung von Federkontaktelementen vom vorstehend erwähnten zusammengesetzten Zwischenverbindungstyp auf elektronischen Komponenten, die Halbleitereinrichtungen sind. Eine nützliche Technik ist im Einzelnen offenbart in den US Patenten Nr. 5,772,451 , herausgegeben am 30. Juni 1998, mit dem Titel "Sockets for Electronic Components and Methods of Connecting to Electronic Components", und Nr. 5,806,181, herausgegeben am 15. September 1998, mit dem Titel "Contact Carriers (Tiles) for Populating Larger Substrates with Spring Contacts".
  • Nun in Bezug auf 1A, 1B und 1C ergibt ein beispielhaftes Verfahren zur Herstellung von elastischen, länglichen, freistehenden Federkontaktelementen zusammengesetzte Zwischenverbindungselemente auf einer elektronischen Komponente 108. Bei einer besonders bevorzugten Ausgestaltung kann die elektronische Komponente 108 eine Halbleitereinrichtung sein. Eine leitende Schicht 126 aus einem leitenden Material wird über einer Passivierungsschicht 124 aufgebracht. Photolack 128 wird aufgetragen und mit Öffnungen 132 strukturiert, die über Öffnungen 122 in der Passivierungsschicht ausgerichtet sind. Ein freies Ende 102a eines Drahts 102 wird an eine Oberfläche der elektronischen Komponente 108 gebondet, dann mit einer oder mehreren Schichten eines leitenden Materials plattiert, um ein Federkontaktelement zu ergeben, das eine freistehende, längliche, zusammengesetzte Verbindungsstruktur ist. Der Photolack 128 und die mit Lack bedeckten Abschnitte der leitenden Schicht 126 werden entfernt.
  • Das in 1C gezeigte Federkontaktelement 130 stellt ein zusammengesetztes Zwischenverbindungselement dar, das länglich ist und ein Basis-(proximales) Ende, welches an der elektronischen Komponente 108 angebracht ist, und ein freies (distales) Ende (Spitze) an seinem entgegengesetzten Ende aufweist. Dies ist zur Herstellung eines Druckkontakts zu einem Anschluss oder einem anderen Kontakt einer anderen elektronischen Komponente nützlich (siehe 2, 2A–2F).
  • Andere elastische Kontakte sind bei bestimmten bevorzugten Ausgestaltungen nützlich. Beispielsweise sind die elastischen Kontaktstrukturen von WO 97/43654 , veröffentlicht am 20. Nov. 1997, oder von WO 97/44676 , veröffentlicht am 27. Nov. 1997, besonders bevorzugt. Diese elastischen Kontaktelemente werden in einer gewünschten Form direkt auf einer Halbleitereinrichtung oder in einem zwischengeschalteten Opfersubstrat plattiert, von dem aus die Kontakte an der gewünschten Halbleitereinrichtung befestigt werden und das Opfersubstrat entfernt wird.
  • Noch weitere elastische Kontakte sind bei der vorliegenden Erfindung nützlich. Als Beispiel wird ein besonders nützlicher Kontakt hergestellt gemäß der Offenbarung der US-Anmeldung Nr. 09,032,473, eingereicht am 26. Feb. 1998, mit dem Titel "Lithographically Defined Microelectronic Contact Structures", von Pedersen und Khandros.
  • Eine einfache Sockelmontagetechnik
  • 2 stellt eine bevorzugte grundlegende Sockelmontagetechnik dar. Bei diesem Beispiel schließt die Anordnung 200 eine elektronisches Komponente 202 mit einem oder mehreren Zwischenverbindungselementen ein, jeweils in Form eines Federkontaktelements 204, das an einem entsprechenden Anschluss 206 angebracht ist und sich von diesem erstreckt. Ein Sockelsubstrat 208 weist eine oder mehrere Einfangkontaktstellen 210 jeweils in Form eines flachen Anschlusses auf einer Oberfläche auf, wie dargestellt. Bei einer besonders bevorzugten Ausgestaltung ist die elektronische Komponente 202 eine Halbleitereinrichtung.
  • Das Sockelsubstrat 208 kann viele Formen annehmen, einschließlich irgendeines beliebigen geeigneten Isolationsmaterials wie z. B. einer Keramik oder einer PCB. Ein besonders bevorzugtes Sockelsubstrat ist Silizium. Silizium kann direkt als Halbleiter verwendet werden oder kann behandelt werden, um die gezeigten leitenden Elemente zu isolieren und zu trennen. Das Substrat kann selbst eine aktive Halbleitereinrichtung sein. Das Sockelsubstrat kann ein Siliziumwafer oder ein gewisser Abschnitt eines Siliziumwafers sein.
  • Die elektronische Komponente 202 wird gegen das Sockelsubstrat 208 gedrückt, wie durch den Pfeil 212 angegeben, so dass die Spitzen (distalen Enden) der Federkontaktelemente 204 mit entsprechenden Einfangkontaktstellen 210 in Eingriff kommen und einen elektrischen Kontakt herstellen.
  • Leiterbahnen 214 können auf dem Sockelsubstrat 208 vorgesehen sein. Eine Leiterbahn 214 erstreckt sich von einer Einfangkontaktstelle 210, so dass eine elektrische Verbindung zu dem entsprechenden Anschluss 206 auf der elektronischen Komponente 202 hergestellt werden kann. Dies ist besonders nützlich, um eine externe Einrichtung, wie z. B. ein Prüfgerät (nicht dargestellt), über die Einfangkontaktstellen 210 über die Federkontaktelemente 204 mit der elektronischen Komponente 202 zu verbinden.
  • Die Verbindung zwischen der elektronischen Komponente und dem Sockelsubstrat hängt von einem ausreichenden Kontakt zwischen diesen Komponenten ab. Die elektronische Komponente kann vom Sockelsubstrat entfernt werden. Somit ermöglichen mehrere oder wiederholte Kombinationen verschiedener, elektronischer Komponenten und/oder verschiedener Sockelsubstrate ein wiederholtes Einsetzten von verschiedenen oder sogar denselben elektronischen Komponente auf ein vorgegebenes Sockelsubstrat. Dies ist besonders nützlich zum Anbringen einer Halbleitereinrichtung bei einem fertiggestellten Produkt, umso mehr da andere Sockel zur Montage einer eine Halbleitereinrichtung enthaltenden Verpackung heute weit verbreitet sind.
  • Dies ist auch zum Voraltern oder Prüfen einer Halbleitereinrichtung besonders nützlich. Im Fall des Voralterns oder des Prüfens kann eine Sockel- und Trägerelektronik zum Sichern und Kontaktieren der Halbleitereinrichtung ausgelegt sein, um die gewünschten Tests auszuführen. Der Unterschied besteht hier jedoch darin, dass die Halbleitereinrichtung direkt ohne separates Verpacken mit einem Sockel versehen wird.
  • Auf diese Weise wirkt das Sockelsubstrat 208 als Sockel, um reversible Verbindungen zu einer elektronischen Komponente 202 mit erhöhten Kontaktelementen, die sich von deren Fläche erstrecken, zu bewirken. Andere Sockelkonfigurationen sind nachstehend offenbart.
  • Bei der Herstellung einer elektrischen Verbindung zwischen einem Federkontaktelement 204 und einer entsprechenden Einfangkontaktstelle 210 ist es im Allgemeinen hilfreich, wenn ein gewisser Wischvorgang im Allgemeinen in Form einer seitlichen Verschiebung der Spitze eines Kontaktelements über die Oberfläche der Einfangkontaktstelle stattfindet. Dies ist insofern hilfreich, als es dazu neigt, irgendeinen Rest oder Verunreinigungen auf der Fläche der Einfangkontaktstelle oder auf der Spitze des Federkontaktelements zu verschieben oder zu durchdringen. Durch Wählen einer geeigneten Form für das Federkontaktelement 204 verformt eine Verschiebung der elektronischen Komponente 202 in Richtung 212 (in der Z-Achse des Sockelsubstrats 208) das Kontaktelement in der entgegengesetzten Z-Richtung. Ein elastisches Kontaktelement kann so geformt sein, dass eine Reaktion auf diese Z-Verschiebung eine Vektorkomponentenbewegung in der XY-Ebene senkrecht zur Z-Achse einschließt. Bei einer bevorzugten Ausgestaltung ist die Form des elastischen Kontaktelements so gestaltet, dass diese XY-Komponente die Spitze des Kontaktelements der elektronischen Komponente entlang der Kontaktstelle bewegt, um eine nützliche Wischbewegung zu ergeben. Eine alternative Wischbewegung kann durch physikalisches Verschieben des Sockelsubstrats relativ zur Halbleitereinrichtung in der XY-Ebene eingeführt werden, wenn oder nachdem die Spitze des Kontaktelements mit der Einfangkontaktstelle in Kontakt gebracht wird. Ein Fachmann kann eine nützliche Federform gestalten, um eine gewisse Wischbewegung zwischen einem ausgewählten Kontaktelement und einer entsprechenden Kontaktstelle zu erzeugen.
  • Eine Leiterbahn 214 kann mit anderen Schaltungen verbunden werden, beispielsweise mit einer externen elektronischen Einrichtung oder mit einem Kontaktpunkt oder Anschluss zur Verbindung mit einer externen elektronischen Einrichtung. Andere Schaltungen können in das Sockelsubstrat integriert werden und mit einer Leiterbahn zur letztlichen Verbindung mit der elektronischen Komponente durch ein oder mehrere Zwischenverbindungselemente 204 verbunden werden.
  • Eine zweite Sockelkonfiguration
  • 2A stellt einen weiteren Sockel 220 zum Bewirken von Verbindungen zu Zwischenverbindungselementen 222 (vergleiche 204) einer elektronischen Komponente (nicht dargestellt) dar. Das Sockelsubstrat 224 kann wie das Sockelsubstrat 208 sein. Metallisierungsschichten werden auf bekannte Weise auf der Oberfläche des Sockelsubstrats 224 ausgebildet und schließen eine oder mehrere Schichten Isolationsmaterial und eine oder mehrere Metallisierungsschichten ein. Diese Schichten können gemäß Standardtechniken strukturiert werden. Bei dieser Darstellung ist eine Schicht 226 Metallisierung in das Isolationsmaterial 228 eingebettet gezeigt. Eine weitere Metallisierungsschicht ist freigelegt und zugänglich und bildet Einfangkontaktstellen 230 zur Herstellung von Verbindungen zu den Enden der Zwischenverbindungselemente 222 und zu zweiten Anschlüssen 232 zur Herstellung von Verbindungen zu einer externen Einrichtung (nicht dargestellt). Ausgewählte der Einfangkontaktstellen 230 sind elektrisch mit Ausgewählten der zweiten Anschlüsse 232 verbunden über ausgewählte Abschnitte der Metallisierung 226 und geeignete interne Verbindungen unter Verwendung von auf dem Fachgebiet bekannten Techniken. Mehrere Verbindungsschichten können gefertigt werden. Auf diese Weise können komplexe Leiterweg-Schemata bewirkt werden.
  • Eine dritte Sockelkonfiguration
  • 2B stellt einen weiteren Sockel 240 dar, um reversible Verbindungen zu Zwischenverbindungselementen 242 (vergleiche 222) einer elektronischen Komponente (nicht dargestellt) zu bewirken. Bei diesem Beispiel ist eine Isolationsschicht 244 auf das Sockelsubstrat 246 (vergleiche 224) mit Öffnungen aufgebracht, durch die die Einfangkontaktstellen 248 freiliegen. Diese Öffnungen in der Isolationsschicht 244 helfen, die Enden der Zwischenverbindungselemente 242 gegen die Einfangkontaktstellen 248 zu positionieren, insbesondere wenn die Zwischenverbindungselemente zuerst zu den Einfangkontaktstellen 248 in Ausrichtung gebracht und ungefähr gegen diese positioniert werden. Wenn das Sockelsubstrat ein Halbleiterwafer oder ein Abschnitt davon ist, kann die Isolationsschicht 244 als herkömmliche Passivierungsschicht aufgebracht werden. Die Isolationsschicht 244 sieht einen physikalischen Schutz für die Leiterbahnen (z. B. 214 in 2) vor. Beispielsweise kann diese Isolationsschicht 244 eine Fehlleitung von Signalen oder elektrischer Energie verhindern, wenn ein Zwischenverbindungselement 242 falsch positioniert ist und eine entsprechende Einfangkontaktstelle 248 verfehlt.
  • Eine vierte Sockelkonfiguration
  • 2C stellt einen weiteren Sockel 260 dar, um Verbindungen zu Zwischenverbindungselementen 262 (vergleiche 242) einer elektronischen Komponente (nicht dargestellt) zu bewirken. Bei diesem Beispiel weist das Sockelsubstrat 264 (vergleiche 246) Einfangkontaktstellen 266 auf, die eher konkav als flach sind (vergleiche Einfangkontaktstellen 210, 230, 248). Bei einer bevorzugten Ausgestaltung sind die Einfangkontaktstellen 266 vertieft in die Fläche des Sockelsubstrats 264 oder in die Fläche von Schichten, die über dem Sockelsubstrat liegen (vergleiche 228 in 2A). Die konkaven Einfangkontaktstellen 266 sind halbkugelförmig dargestellt mit einem Durchmesser, der größer ist als der Durchmesser des Endes des Zwischenverbindungselements 262, welches mit der Einfangkontaktstelle 266 in Kontakt kommt, und helfen das Ende des Zwischenverbindungselements zu den Einfangkontaktstellen zu führen oder dort zu platzieren.
  • Auf die vorstehend beschriebene Weise erstrecken sich Leiterbahnen 268 (vergleiche 214 in 2) geeigneterweise von den Einfangkontaktstellen 266 zu anderen Stellen auf dem Sockelsubstrat 264.
  • Es liegt innerhalb des Schutzbereichs dieser Erfindung, dass die Anschlüsse andere Formen aufweisen können, wie z. B. zylindrische Vertiefungen, die sich in die Oberfläche des Sockelsubstrats oder eine über dem Sockelsubstrat liegende Schicht erstrecken. Wie hierin verwendet, schließt "konkav" zylindrisch ein.
  • Eine fünfte Sockelkonfiguration
  • 2D stellt einen weiteren Sockel 280 dar, um reversible Verbindungen zu Zwischenverbindungselementen 282 (vergleiche 262) einer elektronischen Komponente (nicht dargestellt) zu bewirken. Bei diesem Beispiel ist das Sockelsubstrat 284 (vergleiche 264) mit "konkaven" Einfangkontaktstellen 286 (vergleiche 266) versehen, geeigneterweise in Form von invertierten Pyramiden. Bei einer bevorzugten Ausgestaltung sind Metallisierungsschichten auf eine bekannte Weise auf der Fläche des Sockelsubstrats 284 (vergleiche 224) ausgebildet und schließen eine oder mehrere Schichten von Isolationsmaterial und eine oder mehrere Metallisierungsschichten ein.
  • Bei dieser Darstellung ist eine Schicht 288 (vergleiche 226) Metallisierung gezeigt, die in das Isolationsmaterial 290 (vergleiche 228) eingebettet ist. Eine weitere Metallisierungsschicht ist strukturiert, um erste Leiterbahnen 292 (vergleiche 230), die mit Jeweiligen der Einfangkontaktstellen 286 in elektrischem Kontakt stehen, und Leiterbahnen 294 (vergleiche 232) zur Herstellung von Verbindungen zu anderen Schaltungen auszubilden. Ausgewählte der ersten Leiterbahnen 292 sind mit Ausgewählten der zweiten Leiterbahnen 294 über ausgewählte Abschnitte der eingebetteten Metallisierung 288 elektrisch verbunden.
  • Eine sechste Sockelkonfiguration
  • 2E stellt einen weiteren Sockel 201 dar, um Verbindungen mit Zwischenverbindungselementen 203 (vergleiche 282) einer elektronischen Komponente (nicht dargestellt) zu bewirken. Bei diesem erläuternden Beispiel ist das Sockelsubstrat 205 (vergleiche 284) mit einer Höhlung 207 in Form einer invertierten Pyramide mit einer flachen Bodenfläche versehen. Eine solche Höhlung 207 kann hergestellt werden durch Maskieren eines Siliziumwafers, Ätzen und Beenden des Ätzens, bevor sich die abgewinkelten Seitenwände an einem Scheitel treffen (vergleiche den pyramidenförmigen Anschluss 286 oben). Die Höhlung ist metallisiert, wie durch die Metallschicht 209 angegeben. Dies bildet eine nützliche Erfassungskontaktstelle. Eine Leiterbahn 211 (vergleiche 214 in 2) ist auf dem Sockelsubstrat 205 mit der Metallisierung 209 (vergleiche 210) verbunden gezeigt.
  • Eine siebte Sockelkonfiguration
  • Bei den vorstehend mit Bezug auf die 2A–2E beschriebenen Sockelkonfigurationen werden Verbindungen zwischen dem Anschluss des Sockels und einer externen Einrichtung (nicht dargestellt) typischerweise durch Leiterbahnen (oder Metallisierung) auf einer ersten Fläche (oder innerhalb einer ersten Fläche) des Sockelsubstrats hergestellt. Diese erste Oberfläche kann als "obere" Fläche des Sockelsubstrats betrachtet werden.
  • 2F stellt einen weiteren Sockel 221 dar, um reversible Verbindungen zu Zwischenverbindungselementen 223 (nur eines gezeigt, vergleiche 203) einer elektronischen Komponente (nicht dargestellt) zu bewirken. Bei einer besonders bevorzugten Ausgestaltung ist das Sockelsubstrat Silizium und kann ein ganzer oder ein Abschnitt eines Siliziumwafers sein. Das Sockelsubstrat 225 (vergleiche 205) ist mit Höhlungen 227 (eine gezeigt, vergleiche 207) versehen, die jeweils in Form von zwei invertierten Pyramiden vorliegen, die sich an ihren Scheiteln schneiden. Die Höhlung ist metallisiert, wie durch die Metallschicht 229 (vergleiche 209) angezeigt. Ein Verfahren zur Herstellung einer solchen Struktur ist nachstehend in Verbindung mit den 4–4I im einzelnen beschrieben.
  • Bei diesem Beispiel nimmt der obere Abschnitt der metallisierten Höhlung das freie (distale) Ende des Zwischenverbindungselements 223 auf. Verbindungen zu externen Einrichtungen können durch direktes Verbinden mit dem unteren Abschnitt des konkaven Anschlusses von der Unterseite des Sockelsubstrats bewirkt werden. Eine Leiterbahn 231 kann zum Umpositionieren eines Kontaktpunkts oder zum Herstellen einer gewünschten Verbindung verwendet werden. Natürlich können Leiterbahnen auf jeder Fläche des Sockelsubstrats vorgesehen werden und eine oder mehrere Metallisierungsschichten können verwendet werden. Auf diese Weise ist es möglich, komplexe Verbindungsschemata zu bewirken.
  • Verbinden mit dem Substrat
  • 3A stellt einen Sockel 300 dar zum Verbinden einer externen Einrichtung mit einer elektronischen Einrichtung durch ein Sockelsubstrat 302, das eine Einfangkontaktstelle 304 zum Aufnehmen eines Endes eines länglichen Zwischenverbindungselements (nicht dargestellt) aufweist. Vergleiche Sockelsubstrat 205 von 2E und die entsprechenden Elemente. Hier verbindet die Leiterbahn 306 die Einfangkontaktstellen-Metallisierung 304 mit dem Anschluss 308, der an einer Kante des Substrats 302 dargestellt ist. Die Leiterbahn 306 ist nur erläuternd, da die Verbindung zwischen den Anschlüssen 304 und 308 ebenso vergraben sein könnte, wie in 2A und 2D dargestellt und wie auf dem Fachgebiet bekannt. Der Pfeil 310 stellt schematisch eine Verbindung dar, die durch eine externe Einrichtung mit dem Anschluss 308 hergestellt werden kann. Nützliche Verbindungen sind wohl bekannt und schließen Kantenstecker ein mit entsprechenden Sockeln, Pogostiften, Drahtbonden, Chipträger und andere.
  • 3B stellt eine bevorzugte Ausgestaltung einer Sockelanordnung 320 dar, um eine externe Einrichtung mit einem Sockelsubstrat 322 mit einer Einfangkontaktstelle 324 zum Aufnehmen eines Endes eines länglichen Zwischenverbindungselements (nicht dargestellt, vergleiche 203) zu verbinden. Bei diesem Beispiel ist eine Leiterbahn 326 auf dem Substrat 322 vorgesehen und erstreckt sich zum Anschluss 328, hier an einer Kante des Substrats 322. Bei diesem Beispiel ist das Sockelsubstrat 322 durch ein Trägersubstrat 330 gestützt. Das Trägersubstrat kann aus einer Vielfalt von Materialien sein, vorzugsweise Keramik, Silizium oder eine PCB sein. Das Trägersubstrat 330 weist einen Anschluss 332 auf. Der Anschluss 328 des Sockelsubstrats 322 ist mit dem Anschluss 332 des Trägersubstrats 330 durch irgendein beliebiges geeignetes Mittel elektrisch verbunden, wie z. B. einen Bonddraht 334, der unter Verwendung von herkömmlichen Drahtbondverfahren befestigt sein kann. Der Pfeil 336 stellt schematisch eine Verbindung dar, die durch eine externe Einrichtung zu dem Anschluss 338 und daher zu der Einfangvertiefung 324 hergestellt sein kann.
  • 3C stellt eine weitere bevorzugte Ausgestaltung eines Sockels dar, hier eines Sockels 340. Das Sockelsubstrat 342 weist eine Einfangvertiefung 344 mit einem Abschnitt 344a (vergleiche 227a) zum Aufnehmen eines Endes eines länglichen Zwischenverbindungselements (nicht dargestellt) auf. Bei diesem Beispiel erstreckt sich die Einfangvertiefung 344 vollständig durch das Sockelsubstrat 342 und weist einen unteren Abschnitt 344b (vergleiche 227b) zur Herstellung einer weiteren Verbindung auf. Bei dieser Ausgestaltung weist das Trägersubstrat 346 einen ersten Anschluss 348, einen zweiten Anschluss 350 und eine Leiterbahn 352 auf, die die zwei Anschlüsse 348 und 350 verbindet. Eine Masse aus leitendem Material 354 (vergleiche 334), wie z. B. Lot, eine Lotkugel, ein Klumpen leitendes Epoxid oder dergleichen, ist innerhalb des unteren Abschnitts 344b des Anschlusses 344 angeordnet und erstreckt sich vom Trägersubstrat weg, um eine elektrische Verbindung zwischen dem Anschluss 344 des Sockelsubstrats 342 und dem Anschluss 348 des Trägersubstrats 346 zu bewirken. Bei diesem Beispiel wird eine durch den Pfeil 356 angegebene Verbindung zu einer externen Einrichtung (nicht dargestellt) mit dem Anschluss 350 hergestellt.
  • Ausbilden von Durchgangslochanschlüssen in Silizium
  • Wie vorstehend mit Bezug auf die 2F und 3C erörtert, ist es möglich, das Sockelsubstrat (225, 346) mit einem Anschluss vom Durchgangslochtyp zu versehen, dessen oberer Abschnitt das freie Ende eines länglichen Zwischenverbindungselements aufnimmt und dessen unterer Abschnitt nach Wunsch verbunden werden kann.
  • Bei bestimmten Anwendungen wäre es erwünscht, das Sockelsubstrat aus Silizium auszubilden. Dies ist bei einer Anordnung besonders hilfreich, die mit einer in Betrieb befindlichen Halbleitereinrichtung in engem Kontakt steht. Solche Einrichtungen werden im Allgemeinen während der Verwendung oder vielleicht während des Prüfen warm und es ist sehr hilfreich, sie mit Materialien zu verbinden, die einen ähnlichen Wärmeausdehnungskoeffizienten aufweisen, so dass die aktive Einrichtung und die Kontaktvorrichtung in einer ähnlichen geometrischen Beziehung bleiben. Das Anpassen einer Siliziumeinrichtung an eine andere Siliziumeinrichtung ist besonders erwünscht.
  • Die 4A–4F stellen eine Bearbeitung einer Struktur 400 zum Ausbilden von Anschlüssen des Durchgangslochtyps in einem Siliziumsubstrat 402 dar. Siehe im Allgemeinen die Erörterung in PCT WO97/43656 ("Wafer-Level Burn-In and Test") hinsichtlich der 5A, 5B und 5C dieser Veröffentlichung.
  • 4A stellt einen ersten Schritt des Prozesses dar. Eine Schicht 404 aus Nitrid wird auf eine Vorderseite eines Substrats 402 aufgebracht, welches ein Stück 1,0,0-Silizium ist. Die Nitridschicht ist so strukturiert, dass sie Öffnungen 406 aufweist. Diese Öffnungen 406 sind vorzugsweise quadratisch, wobei sie Querabmessungen (S1) von 150–250 μm, wie z. B. 200 μm, aufweisen. Auf eine ähnliche Weise wird eine Nitridschicht 408 auf eine Rückseite des Substrats 402 aufgebracht und wird so strukturiert, dass sie Öffnungen 410 aufweist. Die Öffnungen 410 in der Nitridschicht 408 sind vorzugsweise quadratisch, wobei sie Querabmessungen (S2) von 150–250 μm, wie z. B. 200 μm, aufweisen. Ausgewählte und im Allgemeinen jede der Öffnungen 406 liegt direkt gegenüber zu einer Entsprechenden der Öffnungen 410. Ein Paar ausgerichteter Öffnungen 406 und 410 legen den Ort eines im Siliziumsubstrat 402 ausgebildeten Durchgangslochanschlusses fest.
  • Die Öffnungen 406 und 410 sind so dargestellt, dass sie gegenseitig dieselbe Querabmessung (d. h. S1 = S2) aufweisen, aber, wie nachstehend erörtert wird, ist dies nicht notwendig und kann bei einigen Implementierungen nicht bevorzugt sein.
  • Bei einer bevorzugten Ausgestaltung sind zu 406 und 410 äquivalente Öffnungen eher rechteckig als quadratisch. Gegenüberliegende Öffnungen können parallel orientierte Rechtecke aufweisen oder gegenüberliegende Öffnungen könnten orthogonal sein. Im Allgemeinen erzeugt eine rechteckige Öffnung beim Ätzen eher eine Durchgangsstruktur als einen Punkt. Die relativen Abmessungen einer jeden müssen nicht gleich sein.
  • 4B stellt einen nächsten Schritt dar, bei dem das Substrat 402 innerhalb der Öffnungen 406 und 410 geätzt wird, wobei die Nitridschichten 404 und 408 als Maskierungsmaterial wirken, um das Ätzen anderswo als bei den Öffnungen 404 und 408 zu verhindern. Ein geeignetes Ätzmittel ist Kaliumhydroxid (KOH). Ein Merkmal von 1,0,0-Silizium ist, dass es in KOH unter einem Winkel geätzt wird, wobei der Winkel 53,7° beträgt. Das Ätzen verläuft entsprechend dem Kristallgitter des Siliziums. Daher ist es bevorzugt, dass die Öffnungen, wie z. B. 406 und 410, so zu orientieren, dass sie zu dem Kristallgitter ausgerichtet sind. Die Orientierung des Gitters ist bekannt und wird im Allgemeinen durch eine Kerbe in dem im Allgemeinen kreisförmigen Siliziumwafer angegeben.
  • Das Ätzen von nur einer Seite ergibt eine pyramidenförmige Vertiefung (vergleiche 286 in 2D), die sich in diese Seite des Substrats hineinerstreckt. Die Abmessungen der Vertiefung werden durch die Abmessung und Orientierung der Öffnung, in der das Ätzen stattfindet, und den Ätzwinkel von 1,0,0-Silizium kontrolliert. Das Ätzen stoppt, wenn kein restliches, freiliegendes Silizium auf der Oberfläche des Substrats vorhanden ist. Im Allgemeinen wird ausgehend von einer quadratischen Öffnung eine pyramidenförmige Vertiefung erzeugt. Falls das Ätzen nicht bis zum Abschluß betrieben wird, kann ein Pyramidenstumpf ausgebildet werden. Wenn die Öffnung zum Ätzen rechteckig ist, wird eine Wannenstruktur ausgebildet.
  • Bei einer bevorzugten Ausgestaltung geschieht das Ätzen von beiden Seiten aus und zwei pyramidenförmige Vertiefungen 412 und 414"wachsen" aufeinander zu. Durch Sicherstellen, dass die Öffnungen ausreichend breit sind und das Substrat ausreichend dünn ist, wachsen diese zwei pyramidenförmigen Vertiefungen 412 und 414 ineinander (überlappen), was zu den in 4B dargestellten "sanduhrförmigen" Durchgangslöchern führt. Falls erwünscht, können die Vertiefungen "überätzt" werden, so dass die Nitridschichten 404 und 408 geringfügig über den Vertiefungsöffnungen hängen. Sobald das Ätzen beendet ist, können die Nitridschichten 404 und 408 entfernt werden, durch selektives Ätzen.
  • Das Ätzen dieser Sanduhr bildet ein Verbindungsloch im Siliziumsubstrat aus. Verbindungslöcher werden bei vielen elektronischen Produkten umfangreich verwendet, wie z. B. Halbleitereinrichtungen und mehrlagigen Substraten. Dieses neue Verbindungsloch wird elektrisch leitend gemacht, dann kann es auf viele der für die Verwendung von Kontaktlöchern bekannten Weisen verwendet werden.
  • 4C stellt einen nächsten Schritt dar, bei dem das Substrat 402 wieder nitriert wird, wie z. B. durch thermisches Aufwachsen einer sehr dünnen Schicht 416 Nitrid auf allen Oberflächen des Substrats 402, einschließlich innerhalb der Seitenwände der Vertiefungen 412 und 414. Dieses Nitrid wirkt teilweise als Isolierung des Körpers des Halbleitersubstrats gegen jedes anschließend aufgebrachte leitende Material.
  • 4D stellt einen nächsten Schritt dar, bei dem das ganze Substrat 402 mit einer dünnen Schicht 418 aus Titan-Wolfram (TiW), dann einer dünnen Keimschicht 420 aus Gold (Au) überzogen (z. B. durch Sputtern überzogen) wird. Repräsentative Abmessungen und nützliche Verfahren und Materialien sind im Einzelnen in der gleichzeitig anhängigen, im gemeinsamen Besitz stehenden US-Patentanmeldung 09/032,473, eingereicht am 26. Februar 1998, mit dem Titel "Lithographically Defined Microelectronic Contact Structures", dargelegt.
  • 4E stellt einen nächsten Schritt dar, bei dem die Schicht 430 aus Maskierungsmaterial, wie z. B. Photolack, auf beide Seiten des Substrats 402 aufgebracht und so strukturiert ist, dass sie Öffnungen aufweist, die zu den Vertiefungen 412 und 414 ausgerichtet sind. Die Keimschicht 420 innerhalb der Vertiefungen ist nicht mit dem Maskierungsmaterial bedeckt. Dann werden eine oder mehrere Schichten eines leitenden Materials 432, wie z. B. Nickel, auf der freigelegten Keimschicht 420 innerhalb der Vertiefungen 412 und 414 abgeschieden, wie z. B. durch Plattieren.
  • 4F stellt einen nächsten (letzten) Schritt dar, bei dem die Maskierungsschicht 430 entfernt wird (wie z. B. durch Abspülen) und der unplattierte Abschnitt der Keimschichten 418 und 420 entfernt wird (wie z. B. durch selektives chemisches Ätzen), wobei das leitende Material 432 innerhalb der zwei Vertiefungen 412 und 414 und das die Vertiefung überbrückende leitende Material zurückbleibt, wodurch ein leitendes Verbindungsloch durch das Substrat 402 ausgebildet wird. Dies sieht eine elektrische Kontinuität zwischen der Vertiefung 412 und der Vertiefung 414 vor.
  • 4G stellt einen zeitlichen Zwischenschritt bei dem gerade beschriebenen Prozess dar. Wenn die Vertiefungen 412 und 414 (siehe 4B) zuerst geätzt werden, "wachsen" sie aufeinander zu. Für den Fall, dass die Öffnungen 406 und 410 (siehe 4A) dieselbe Querabmessung aufweisen (beide sind "S1"), sollten die wachsenden Vertiefungen zueinander symmetrisch sein, wobei eine das Spiegelbild der anderen ist, wie dargestellt.
  • 4H stellt einen zeitlichen Zwischenschritt (vergleiche 4G) bei dem Prozess in einem Fall dar, bei dem die Öffnungen 406 und 410 (siehe 4A) nicht dieselbe Querabmessung aufweisen, beispielsweise die Öffnung 406 eine größere Querabmessung aufweist als die Öffnung 410 (d. h. S1 > S2). Hier kann beobachtet werden, dass die zwei Vertiefungen 444 und 446 (vergleiche 412 und 414) mit derselben Rate in das Substrat 442 (vergleiche 402) hineinwachsen, aber dass die Vertiefung 446 ihren Scheitel erreicht hat und ihr Wachstum beendet hat. Die Vertiefung 444 wächst weiter, bis der Ätzvorgang von selbst endet. Der Entwickler sollte eine Dicke des Substrats 402 und Abmessungen der Öffnungen 406 und 410 so auswählen, um diese Ätzstruktur oder eine andere ausgewählte Ätzstruktur zu ermöglichen.
  • 4I stellt ein Sockelsubstrat 452 (vergleiche 442) dar, bei dem der Prozess mit Öffnungen (vergleiche 406 und 410) begonnen hat, welche nicht dieselbe Querabmessung aufweisen, wie bei dem mit Bezug auf 4H erörterten Fall. Hier kann beobachtet werden, dass die Vertiefung 454 (vergleiche 444) breiter und tiefer ist als die Vertiefung 456 (vergleiche 446). Das leitende Material 458, das auf den Keimschichten (nicht dargestellt) in den Vertiefungen 454 und 456 abgeschieden ist, ist dargestellt.
  • Bei der Verwendung kann ein freies Ende eines länglichen Zwischenverbindungselements (vergleiche 223, 2F) einen Kontakt zu dem leitenden Material 432 innerhalb der Vertiefung 412 herstellen und eine leitende Masse (vergleiche 345, 3C) kann einen Kontakt zu dem leitenden Material 432 innerhalb der Vertiefung 414 herstellen.
  • Alternative Techniken zur Rückseitenverbindung
  • Es wurden beispielsweise vorstehend in den 2F, 3C und 4E Techniken zum Bewirken von Verbindungen durch das Sockelsubstrat zu dessen Rückseite beschrieben.
  • 4J stellt eine alternative Struktur 460 dar. Bei dieser bevorzugten Ausgestaltung zum Bewirken von Verbindungen durch ein Sockelsubstrat 462 von Einfanganschlüssen 464 auf dessen Vorderseite zu dessen Rückseite. Die Anschlüsse 464 sind als die Anschlüsse vom Vertiefungstyp dargestellt, wie z. B. jene (286 und 304), die mit Bezug auf die 2D bzw. 3A beschrieben wurden.
  • Ein Leiterbahnverlauf 466 erstreckt sich zwischen einem Anschluss 464 und einem herkömmlichen plattierten Durchgangsloch 468, das sich durch das Sockelsubstrat 462 erstreckt. Auf diese Weise können Verbindungen (z. B. zu einem Zwischenverbindungssubstrat oder dergleichen) zur Rückseite des Sockelsubstrats 462 hergestellt werden. Solche Leiterbahnen können in Verbindung mit den vorstehend erörterten plattierten Durchgangslöchern verwendet werden. Siehe beispielsweise 4I und die Verwendung der dargestellten Struktur anstelle von 468 in 4J.
  • 4K stellt eine weitere alternative Technik 480 zum Bewirken von Verbindungen durch ein Sockelsubstrat 482 (vergleiche 342 in 3C) dar, unter Verwendung von Durchgangslöchern 484 (vergleiche 344) vom Doppelpyramidentyp, die eine Metallisierung aufweisen. Das Sockelsubstrat 482 umfasst geeigneterweise einen Siliziumwafer. Eine Verbindung wird zu dem unteren Abschnitt 484b des Durchgangslochs 484 hergestellt, wobei sich ein Ende eines länglichen Zwischenverbindungselements 486 von einem Zwischenverbindungssubstrat 488 (vergleiche 346) auf ziemlich dieselbe Weise, wie in 2F gezeigt, erstreckt. Bei einer bevorzugten Ausgestaltung kann dieses Zwischenverbindungselement 486 an ein Zwischenelement (interposer) befestigt sein. Das Sockelsubstrat 482 ist durch ein oder mehrere Trägersubstrate verstärkt und gestützt, aber mit ihnen nicht notwendigerweise elektrisch verbunden. Diese sind vorzugsweise elektrisch isoliert und können aus Isolationsmaterial bestehen. Silizium oder Keramik sind besonders nützlich. Bei diesem Beispiel sind zwei Trägersubstrate 490 und 492 dargestellt.
  • Ein erstes Trägersubstrat 490 ist unmittelbar benachbart zum Sockelsubstrat 482 angeordnet und ist mit einem Loch 494 versehen, das sich durch dieses erstreckt und zu dem Durchgangsloch 484 ausgerichtet ist (z. B. koaxial). Das Loch 494 weist eine Querabmessung auf, die größer ist als die Querabmessung des Durchgangslochs 484, wo es in die Rückseite des Sockelsubstrats 482 eintritt. Das Sockelsubstrat 482 wird vorzugsweise mit einem geeigneten Haftmittel, wie z. B. Cyanoacrylat, an das Trägersubstrat 490 geklebt.
  • Ein zweites Trägersubstrat 492 ist benachbart zum ersten Trägersubstrat 490 angeordnet und ist mit einem Loch 496 versehen, das sich durch dieses erstreckt und zum Loch 494 ausgerichtet ist (z. B. koaxial). Das Loch 496 weist eine Querabmessung auf, die größer ist als die Querabmessung des Lochs 494. Das erste Trägersubstrat 490 ist vorzugsweise mit einem geeigneten Haftmittel, wie z. B. Cyanoacrylat, an das zweite Trägersubstrat 492 geklebt. Die Abmessungen der Löcher 494 und 496 sind vorzugsweise fortlaufend größer, wobei sie eine konische Öffnung bilden. Diese Abmessungen sind jedoch nicht entscheidend, solange das gewünschte Zwischenverbindungselement einen elektrischen Kontakt zu dem Durchgangsloch 484 herstellen kann. Es kann beispielsweise erwünscht sein, ein schmales Loch 496 zu haben, um eine gewisse zusätzliche Festigkeit für die Anordnung vorzusehen oder eine Positionierung des länglichen Zwischenverbindungselements 486 zu unterstützen.
  • Auf diese Weise können elektrische Verbindungen vom Zwischenverbindungssubstrat 488 zu dem Abschnitt 484a des Durchgangslochs 484, das dis Einfangkontaktstelle des Sockelsubstrats 482 aufweist, bewirkt werden.
  • Halterung (Anordnung) zum Voraltern für einen einzelnen Chip
  • Vorstehend wurde eine Anzahl von Sockelsubstraten beschrieben, die zur Herstellung elektrischer Verbindungen zu länglichen Kontaktelementen an elektronischen Komponenten, wie z. B. Halbleitereinrichtungen, geeignet sind. Eine beispielhafte Anwendung für ein solches Sockelsubstrat wird nun beschrieben.
  • 5 stellt eine Anordnung 500 dar, die ein Zwischenverbindungs- und Trägersubstrat 502 (vergleiche 330 in 3B) und ein Sockelsubstrat 504 (vergleiche 322) der vorstehend mit Bezug auf 3B beschriebenen Art aufweist. Das Sockelsubstrat 504 weist Einfangkontaktstellen auf, die Anschlüsse 506 (vergleiche 324) sind, die mit Außen-Bond-Anschlüssen 508 (vergleiche 328) durch Leiterbahnen 510 (vergleiche 326) verbunden sind. Die Außen-Bond-Anschlüsse 508 sind durch Bonddrähte 512 (vergleiche 334) mit Anschlüssen 514 (vergleiche 332) auf dem Zwischenverbindungssubstrat 502 verbunden. Die Anschlüsse 514 können unter Verwendung von auf dem Fachgebiet gut bekannten Techniken mit anderen Einrichtungen verbunden werden. Ein repräsentatives Verfahren besteht darin, Leiterbahnen auf der Fläche des Trägersubstrats vorzusehen. Mit Bezug auf die Draufsicht von 5A ist das Sockelsubstrat 504 geeigneterweise mit einer Vielzahl von Anschlüssen 506 versehen. Als Beispiel sind acht gezeigt.
  • Bei der Verwendung nehmen die Anschlüsse 506 Enden einer entsprechenden Vielzahl von Zwischenverbindungselementen 516 (vergleiche 204) auf, wie z. B. Federkontaktelementen, die sich von einer Fläche einer elektronischen Komponente 518 (vergleiche 202), wie z. B. eines Halbleitereinrichtung, erstrecken.
  • Die Anordnung 500 umfasst ferner ein Gehäuse (Hülse) 520 in der allgemeinen Form eines offenen Kastens. Mit Bezug auf 5B weist das Gehäuse 520 eine Oberseite 522 und vier Seitenwände 524, 526, 528 und 530 auf (von denen zwei, die Seitenwände 524 und 528, in der Querschnittsansicht von 5 sichtbar sind). Die Unterseite des Gehäuses 520 ist offen. Die gegenüberliegenden Seitenwände 524 bzw. 528 sind jeweils mit vorsprungartigen Beinen 532 bzw. 534 versehen, die sich von diesen an der Unterseite des Gehäuses 520 vorbei erstrecken. Die Oberseite 522 des Gehäuses 520 ist mit einem gewölbten Abschnitt (Teil) 536 versehen, der bei Verwendung gegen die Rückseite der elektronischen Komponente 518 nach unten drückt, wie durch den Pfeil 538 in 5 dargestellt, um die Enden der Zwischenverbindungselemente 516 mit den Anschlüssen 506 in Kontakt zu halten. Um das Gehäuse 520 in seiner Lage an dem Zwischenverbindungssubstrat 502 zu halten, werden die Enden der Beine 532 und 534 durch entsprechende Löcher 540 bzw. 542 im Zwischenverbindungssubstrat 502 eingesetzt. Mit Bezug auf 5 erstrecken sich Endabschnitte der Beine 532 und 534 über die Unterseite des Zwischenverbindungssubstrats 502 hinaus und sind so geformt (gerollt, gebogen), dass sie an der Unterseite des Zwischenverbindungssubstrats 502 festgehalten werden und das Gehäuse 520 in seiner Lage am Zwischenverbindungssubstrat 502 halten.
  • Die Anordnung 500 ist zum Durchführen einer Voralterung an elektronischen Komponenten, wie z. B. Halbleitereinrichtungen, wie folgt nützlich. Die Einrichtung 518 wird auf dem Sockelsubstrat 502 so angeordnet, dass die Enden der Zwischenverbindungselemente 516 mit den Anschlüssen 506 des Sockelsubstrats 504 in Eingriff kommen. Das Gehäuse 520 wird über der Halbleitereinrichtung 518 so angeordnet, dass der gewölbte Abschnitt 536 gegen die Rückseite der Halbleitereinrichtung 518 drückt und so, dass sich die Vorsprünge 532 und 534 durch die entsprechenden Löcher 540 und 542 im Zwischenverbindungssubstrat 502 erstrecken. Leistung kann zu den Anschlüssen 508 des Zwischenverbindungssubstrats 502 geliefert werden, um die Halbleitereinrichtung 518 einzuschalten und vorzualtern. Das Gehäuse 520 kann durch Quetschen der Beine 532 und 534 nach innen (zueinander hin), wie durch die Pfeile 544 dargestellt, entfernt werden und die Halbleitereinrichtung 518 kann entfernt werden. Ein Weiteres wird an seiner Stelle installiert und der Prozess wird wiederholt (das Gehäuse wird wieder auf dem Zwischenverbindungssubstrat installiert, um die nachfolgende Komponente vorzualtern).
  • Eine weitere Halterung für eine einzelne Komponente
  • Die 5C und 5D stellen eine weitere bevorzugte Ausgestaltung dar. Das Gehäuse 550 ist ähnlich dem vorstehend beschriebenen Gehäuse 520. Das Gehäuse 550 hat die allgemeine Form eines offenen Kastens. Wie am besten in 5D zu sehen ist (vergleiche 5B), weist das Gehäuse 550 eine Oberseite 552 (vergleiche 522) und vier Seitenwände 554, 556, 558 und 560 (vergleiche 524, 526, 528, 530) auf, von denen zwei, die Seitenwände 524 und 528, in der Querschnittsansicht von 5C sichtbar sind. Die Unterseite des Gehäuses 550 ist offen. Zwei gegenüberliegende Seitenwände 554 und 558 sind jeweils mit streifenartigen Beinen 562 bzw. 564 (vergleiche 532 und 534) versehen, die sich von diesen und über die Unterseite des Gehäuses 550 heraus erstrecken.
  • Die Oberseite 552 des Gehäuses 550 ist gestanzt oder dergleichen, so dass sie drei längliche Abschnitte 566, 568 und 570 aufweist. Zwei dieser länglichen Abschnitte 566 und 570 erstrecken sich parallel zueinander und beabstandet voneinander, benachbart von einer Kante der Oberseite 552 zu einer gegenüberliegenden Kante der Oberseite. Der dritte dieser länglichen Abschnitte 568 erstreckt sich benachbart von der gegenüberliegenden Kante der Oberseite in Richtung der einen Kante der Oberseite parallel zu und zwischen den zwei länglichen Abschnitten 566 und 570. Jeder der länglichen Abschnitte 566, 568 und 570 ist als freitragender "Bügel" (vergleiche 536) geformt, der in der Lage ist, auf die Rückseite der elektronischen Komponente 572 (vergleiche 518) nach unten zu drücken, wie durch den Pfeil 574 (vergleiche 538) angezeigt.
  • Die Beine 562 und 564 des Gehäuses 550 sind geeigneterweise auf die folgende Weise ausgebildet. Mit Bezug auf 5D wird ein Bein 564 in einer Seitenwand 558 des Gehäuses durch zwei beabstandete, parallele Kerben 576 und 578 ausgebildet, die sich von der Unterkante der Seitenwand 558 im Wesentlichen zur Oberkante der Seitenwand 558 erstrecken. Das Bein 564 kann dann von der Seitenwand nach außen gebogen werden, dann kann ein Endabschnitt 564A des Beins so gebogen werden, dass er sich parallel zur Seitenwand erstreckt. Dies ist senkrecht (90°) zu einem Zwischenverbindungssubstrat (vergleiche 502) mit einem Loch (vergleiche 542) zum Aufnehmen des Endes des länglichen Beins 564. Und wie beim vorherigen Beispiel können die Endabschnitte der Beine 562 und 564 so geformt (gerollt, gebogen) werden, dass sie an der Unterseite des Zwischenverbindungssubstrats (502) festgehalten werden und das Gehäuse 550 in seiner Lage am Zwischenverbindungssubstrat (502) halten.
  • Bei einer nützlichen Variante der Kontaktarchitektur werden Kontaktanschlüsse direkt an einem Trägersubstrat vorgesehen. Mit Bezug auf 5 als Beispiel können Anschlüsse 506 direkt im Trägersubstrat 502 ausgebildet werden. Bei einer bevorzugten Ausgestaltung sind solche Anschlüsse 506 ein flacher Kontakt benachbart zur Fläche des Trägersubstrats. Das Trägersubstrat 502 kann ein organisches Material sein, wie z. B. eine Leiterplatte. Bei dieser Ausgestaltung besteht kein Bedarf für Drahtbonds 512 und die Anschlüsse 506 können nach Wunsch direkt mit anderen Schaltungen verbunden werden.
  • Bei einer nützlichen Variante des einschließenden Gehäuses ist eine einfache flache Einheit an vier Ecken mit Beinen ganz wie ein typischer Tisch ausgestattet, wobei sich die Beine in Richtung des Trägersubstrats erstrecken. Das Trägersubstrat weist wiederum entsprechende Löcher auf, in die die Beine eingesetzt werden können. Die Beine können ein biegsames, versetztes oder aufweitendes Verriegelungsmerkmal einschließen, um die flache Einheit in ihrer Lage zu halten, um die Halbleitereinrichtung 518 in Kontakt zu den Anschlüssen 506 zu sichern. Bei einer besonders bevorzugten Ausgestaltung ist ein Gehäuse mit Beinen aus thermoplastischem Material ausgestattet. Die Halbleitereinrichtung 518 ist zu den Anschlüssen 506 ausgerichtet und das Gehäuse ist so angeordnet, dass es einen gewissen Druck auf die Halbleitereinrichtung ausübt, wobei die Beine durch Löcher im Trägersubstrat reichen. Jedes Bein des Gehäuses wird dann erhitzt ("heiß eingesetzt"), um das Material auf eine Weise zu schmelzen, die verhindert, dass sich das Bein durch das Loch im Substrat zurückbewegt.
  • Eine weitere Anordnung für einen einzelnen Chip
  • Vorstehend wurden zwei Befestigungen beschrieben, die beide Gehäuse (520, 550) einschließen, um eine elektronische Komponente (518, 572) mit einem Sockelsubstrat zum Zweck der Prüfung (Voralterung oder Testen) der elektronischen Komponente reversibel zu verbinden. Es wurden auch Verfahren beschrieben, um Verbindungen zwischen dem Sockelsubstrat und einer externen Einrichtung oder System zu bewirken.
  • 6 stellt eine alternative Technik 600 zum Halten einer elektronischen Komponente 602 mit länglichen Zwischenverbindungselementen 604 dar, die sich von dieser gegen Anschlüsse eines Sockelsubstrats 608 hin erstrecken. Bei diesem Beispiel ist das Sockelsubstrat 608 vom vorstehend mit Bezug auf 3B beschriebenen Typ. Das Sockelsubstrat 608 (vergleiche 322) weist Anschlüsse 606 (vergleiche 324) vom Vertiefungstyp auf, die mit Außen-Bond-Anschlüssen 610 (vergleiche 328) durch Leiterbahnen 612 (vergleiche 326) verbunden sind. Die Außen-Bond-Anschlüsse 610 sind durch Bonddrähte 614 (vergleiche 334) mit Anschlüssen 616 (vergleiche 332) auf dem Zwischenverbindungssubstrat 609 verbunden.
  • Anstelle von Leiterbahnen (vergleiche 339) und Anschlüssen (vergleiche 336) an der Fläche des Zwischenverbindungssubstrats 608 und Verbindungen (vergleiche 336), die zur Oberseite des Zwischenverbindungssubstrats 609 hergestellt sind, ist das Zwischenverbindungssubstrat 609 bei diesem Beispiel mit einem Satz von "Pogostiften" 620 versehen, die sich von dessen Bodenfläche erstrecken und durch interne Leiterbahnen 622 mit den Anschlüssen 616 verbunden sind.
  • Anstelle eines Gehäuses (520, 550), das die elektronische Komponente (518, 572) gegen das Sockelsubstrat hält, wird die elektronische Komponente 602 bei diesem Beispiel durch einen Prüfkopf (oder ein Vakuum-Spannelement) 630 gegen das Sockelsubstrat 608 gehalten.
  • 6A stellt eine Technik 650 dar, das für jegliche der vorstehend erwähnten Verfahren zum mittels Sockel erfolgenden Aufnehmen einer elektronischen Komponente, um eine Voralterung oder einen Prüfung durchzuführen, repräsentativ ist. Ein Sockelsubstrat 652 weist eine Vielzahl von "Einfang-"Anschlüssen (Vertiefungen, Kontaktstellen usw.) 604 auf dessen Fläche auf und ist auf eine beliebige, geeignete Weise (Bonddrähte, leitende Massen usw.) an einem Zwischenverbindungssubstrat 656 angebracht und mit diesem verbunden, welches wiederum auf eine beliebige geeignete Weise (z. B. Kantenstecker, Pogostifte usw.) mit einer externen Prüfeinrichtung oder -system ("PRÜFGERAT") 658 verbunden ist.
  • Eine Befestigung für mehrere Chips
  • Das Konzept der mittels Sockel erfolgenden Aufnahme einer einzelnen Federhalbleitereinrichtung kann, wie folgt, leicht auf eine Vielzahl von Federhalbleitereinrichtungen erweitert werden.
  • Die 7 und 7A stellen eine Anordnung 700 zum gleichzeitigen Prüfen einer Vielzahl (vier in 7 gezeigt) elektronischer Komponenten 702 dar, die Federhalbleitereinrichtungen sind. Jede der Federhalbleitereinrichtungen 702 (vergleiche 518) weist längliche Zwischenverbindungselemente auf, die Federkontaktelemente sind, die sich von deren Fläche erstrecken. Eine entsprechende Vielzahl (acht in 7A gezeigt) von Sockelsubstraten 704 (vergleiche 504) weisen Einfangkontaktstellen 706 (sechs pro Sockelsubstrat gezeigt) auf, die geeigneterweise Vertiefungsanschlüsse (vergleiche 506) sind, um mittels Sockel die freien Enden der länglichen Zwischenverbindungselemente auf eine beliebige der vorstehend beschriebenen Weisen aufzunehmen. Die Sockelsubstrate 704 sind alle geeigneterweise an einem gemeinsamen Träger/Zwischenverbindungs-Substrat 708 (vergleiche 502) auf eine beliebige der vorstehend beschriebenen Weisen angebracht und mit diesem elektrisch verbunden. Zur Klarheit der Darstellung sind keine speziellen Verbindungen wiedergegeben. Beispielhafte Verbindungen vom Zwischenverbindungssubstrat 708 zur "Außenwelt" sind bei diesem Beispiel als Vielzahl von Pogostiften 710 dargestellt. Die Federhalbleitereinrichtungen 702 werden gegen das entsprechende Sockelsubstrat 704 auf eine beliebige geeignete Weise gehalten, wie z. B. vorstehend beschrieben wurde (z. B. Gehäuse 520 und 550, Prüfkopf 630 oder dergleichen), wie durch die Pfeile 712 dargestellt. Auf diese Weise kann eine Anzahl (wie z. B. acht) von einzelnen Federhalbleitereinrichtungen 704 reversibel zu einer externen Einrichtung oder System (vergleiche 658) verbunden werden.
  • Wie in 7B gezeigt, kann das Konzept des Prüfens einer Gruppe von einzelnen Chips (elektronischen Komponenten) mit einem einzelnen Sockelsubstrat 704' implementiert werden, das durch ein Zwischenverbindungssubstrat 708' (vergleiche 708) getragen und mit diesem verbunden ist. Bei dieser Figur sind acht Sockelbereiche auf dem Sockelsubstrat 704' getrennt durch gestrichelte Linien dargestellt und entsprechen den acht in 7A dargestellten diskreten Sockelsubstraten 704.
  • Waferebenensystem
  • Die Konzepte der mittels Sockel erfolgenden Aufnahme einer einzelnen Federhalbleitereinrichtung und der mittels Sockel erfolgenden Aufnahme einer Anzahl von Federhalbleitereinrichtungen wurden vorstehend beschrieben. Die Konzepte können folgendermaßen auf ein Prüfen eines gesamten Wafers mit Federhalbleitereinrichtungen erweitert werden.
  • 8 stellt ein System 800 zum Testen eines gesamten Wafers (WUT) 802 (vergleiche 702) mit Federhalbleitereinrichtungen dar. Ein einzelnes Sockelsubstrat oder eine Kombination eines Sockelsubstrats und Zwischenverbindungssubstrats mit geeigneten Einfangkontaktstellen ist insgesamt so bemessen und mit Einfangkontaktstellen (Anschlüssen, nicht dargestellt) ausgebildet, um freie Enden von Zwischenverbindungselementen aufzunehmen, die sich – in diesem Fall – von allen Halbleitereinrichtungen auf dem WUT 802 wegerstrecken. Dies kann auf verschiedene Weisen durchgeführt werden.
  • Eine erste Art und Weise, um dies durchzuführen besteht darin, ein einzelnes großes Zwischenverbindungssubstrat (vergleiche 708) mit einer geeigneten Anzahl von einzelnen Sockelsubstraten (vergleiche 704) zu bestücken, so dass jeder Halbleitereinrichtung auf dem WUT 802 ein Sockelsubstrat zugeordnet ist und dieses deren Zwischenverbindungselemente aufnimmt. Dies ist ganz wie das in 7 gezeigte System, aber in einem größeren Maßstab, und mit der Ausnahme, dass die Halbleitereinrichtungen (702) auf dem WUT 802 liegen (d. h. nicht vom WUT vereinzelt sind).
  • Eine weitere Art und Weise, um dies durchzuführen, besteht darin, ein einzelnes großes Zwischenverbindungssubstrat (vergleiche 708) mit einer geeigneten, kleineren Anzahl von Sockelsubstraten (vergleiche 704') zu bestücken, von denen jedes in der Lage ist, die Zwischenverbindungselemente von einer Anzahl (z. B. acht) Halbleiterchips (vergleiche 702), die sich auf dem WUT 802 befinden, aufzunehmen. Dies ist ganz wie das in 7A gezeigte System, aber in einem größeren Maßstab.
  • Noch eine weitere Art und Weise, um dies durchzuführen, ist in 8A gezeigt. In diesem Fall ist ein einzelnes Sockelsubstrat 804, das aus einem anderen Siliziumwafer ausgebildet sein kann, größer (z. B. im Durchmesser) als der WUT 802. Ein Randgebiet des Sockelsubstrats 804, das sich über den Umfang des WUT 802 hinaus erstreckt, ist mit Kontaktstellen 806 oder dergleichen bestückt, um Verbindungen zu externen Systemen und Einrichtungen auf eine beliebige der vorstehend beschriebenen Weisen zu bewirken. Bei Verwendung (d. h. wenn die Halbleitereinrichtungen auf dem WUT betrieben werden) kann unerwünschte Wärme vom WUT 802 und vom Sockelsubstrat 804 durch thermische Spannelemente 812 bzw. 814 abgeführt werden.
  • Noch eine weitere Art und Weise, um dies durchzuführen, ist in 8B gezeigt. In diesem Fall hat ein einzelnes Sockelsubstrat 804', das aus einem anderen Siliziumwafer ausgebildet sein kann, ungefähr die gleiche Größe (z. B. im Durchmesser) wie der WUT 802 und ist an einem Zwischenverbindungssubstrat 808, das größer ist als entweder das Sockelsubstrat 804' oder der WUT 802, angebracht und mit diesem verbunden. Ein Randgebiet des Zwischenverbindungssubstrats 808, das sich über den Umfang des Sockelsubstrats 804' hinaus erstreckt, ist mit Kontaktstellen 806' oder dergleichen bestückt, um Verbindungen zu externen Systemen und Einrichtungen auf eine beliebige der vorstehend beschriebenen Weisen zu bewirken. Bei Verwendung (d. h. wenn die Halbleitereinrichtungen auf dem WUT betrieben werden), kann unerwünschte Wärme vom WUT 802 und vom Sockelsubstrat 804' durch thermische Spannelemente 812' bzw. 814' abgeführt werden.
  • 8C stellt schematisch ein beispielhaftes Schema 820 zum Anordnen und Zwischenverbinden der verschiedenen auf dem Sockelsubstrat befindlichen Sockel (vergleiche 704') dar, sei das Sockelsubstrat das Sockelsubstrat 804 von 8A oder das Sockelsubstrat 804' von 8B. Eine Vielzahl von Sockeln 822 sind in Spalten (von "a" bis "n" nummeriert) und Zeilen (von "1" bis "N" nummeriert) angeordnet. Jeder Sockel 822 entspricht einer der Halbleitereinrichtungen, die sich auf dem zu prüfenden Wafer (WUT) 802 befinden. Zum Zweck des einfachen Voralterns der Vielzahl von Halbleitereinrichtungen, die sich auf dem WUT 802 befinden, ist es im Allgemeinen angemessen, dass jeder Sockel Anschlüsse (z. B. Vertiefungsanschlüsse) aufweist, die den Zwischenverbindungen an den Federhalbleitereinrichtungen entsprechen, welche Leistung benötigen, um die Halbleitereinrichtung vorzualtern. Mit anderen Worten, es ist im Allgemeinen nicht erforderlich, Verbindungen zu allen Zwischenverbindungselementen der Halbleitereinrichtungen herzustellen, um sie vorzualtern. Wie in der Figur gezeigt, kann Leistung zu den verschiedenen Sockeln 822 über eine verringerte Anzahl von gemeinsamen Leitungen 824 geliefert werden, wobei jede Leitung mit einem entsprechenden Sockel über einen Widerstand 826 verbunden ist. Sollte eine der auf dem WUT 802 befindlichen Halbleitereinrichtungen überbrückt werden, würde sie auf diese Weise durch die Widerstände von den restlichen Halbleitereinrichtungen, die vorgealtert werden, isoliert werden.
  • Umwandeln einer Prüfkarte
  • Eine Prüfkarte umfasst ein Zwischenverbindungssubstrat und längliche Federkontaktelemente, die sich direkt oder indirekt von diesem erstrecken und so angeordnet sind, dass sie zu Anschlüssen von Halbleitereinrichtungen, die sich auf einem Halbleiterwafer befinden, Kontakt herstellen. Ein Prüfgerät wird mit der Prüfkarte verbunden, um die Halbleitereinrichtungen auf dem Wafer zu prüfen.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung 08/554,902, eingereicht am 09. Nov. 95 (Status: anhängig) und ihr Gegenstück die PCT-Patentanmeldung Nr. US95/14844, eingereicht am 13. Nov. 95 (Status: anhängig, veröffentlicht als WO96/15458 , 23. Mai 96), offenbaren eine beispielhafte Prüfkarte. 9 hierin ist mit 5 dieser gleichzeitig anhängigen Patentanmeldungen vergleichbar. Die in diesen Anmeldungen mit 5xx nummerierte Elemente sind hierin im Allgemeinen mit 9xx nummeriert.
  • 9 stellt eine Prüfkartenanordnung 900 dar, die als ihre Hauptfunktionskomponenten eine Prüfkarte 902, ein Zwischenelement 904 und ein Zwischenverbindungssubstrat 906, das ein Abstandswandler sein kann, einschließt, welche bei Verwendung geeignet ist, reversible Verbindungen zu länglichen Zwischenverbindungselementen 926 herzustellen, die sich von Halbleitereinrichtungen erstrecken, welche sich auf einem Halbleiterwafer 908 befinden.
  • Während der Abstandswandler (518) der gleichzeitig anhängigen Anmeldungen mit einer Vielzahl elastischer Zwischenverbindungselemente (524, "Prüfer", "Prüfelemente") versehen ist, die angeordnet sind, um Druckverbindungen zu entsprechenden Bond-Kontaktstellen (526) auf den Halbleitereinrichtungen, die sich auf dem Halbleiterwafer (508) befinden, herzustellen, ist bei der Prüfkartenanordnung 900 der vorliegenden Erfindung ein Sockelsubstrat 924 einer beliebigen der vorstehend beschriebenen Arten von Sockelsubstraten geeigneterweise an dem Zwischenverbindungssubstrat 918 auf eine beliebige der vorstehend beschriebenen Weisen angebracht und mit diesem verbunden.
  • Bei Verwendung wird der Wafer 908 gegen die Prüfkartenanordnung 900 (oder umgekehrt) gedrückt (wie durch den Pfeil 925 dargestellt), so dass die Enden der länglichen Zwischenverbindungselemente 926, die sich von einem oder mehreren (einschließlich aller) Halbleitereinrichtungen auf dem Halbleiterwafer 908 erstrecken, Kontakt zu den Anschlüssen (z. B. Vertiefungsanschlüssen) auf dem Sockelsubstrat 924 herstellen. Im Fall, dass die Zwischenverbindungselemente von weniger als allen Halbleitereinrichtungen kontaktiert werden, wird nach dem Prüfen derjenigen, die kontaktiert sind, der Wafer 908 umpositioniert, so dass andere der Halbleitereinrichtungen kontaktiert werden (wiederholtes "Aufsetzen") und geprüft werden können.
  • Ein Vorteil, der bei Verwendung der Prüfkartenanordnung 900 der vorliegenden Erfindung leicht realisiert werden kann besteht darin, dass die Metallurgie der Einfanganschlüsse des Sockelsubstrats 924 leicht kontrolliert wird, um einen Kontakt zu den Enden der Zwischenverbindungselemente 926 zu optimieren, beispielsweise ein Gold-zu-Gold Kontakt und ein begrenztes Scheuern.
  • Im Interesse der Vollständigkeit folgt eine kurze Beschreibung der restlichen Elemente der Prüfkartenanordnung 900.
  • Die Prüfkarte 902 ist im Allgemeinen ein herkömmliches Leiterplattensubstrat mit einer Vielzahl (zwei von vielen gezeigt) von Kontaktflächen (Anschlüssen) 910, die auf dessen oberer (wie betrachtet) Fläche angeordnet sind. Das Zwischenelement 904 schließt ein Substrat 912 ein. Eine Vielzahl (zwei von vielen gezeigt) von elastischen Zwischenverbindungselementen 914 sind an der unteren (wie betrachtet) Fläche des Substrats 912 angebracht (durch ihre proximalen Enden) und erstrecken sich von diesem nach unten (wie betrachtet), und eine entsprechende Vielzahl (zwei von vielen gezeigt) von elastischen Zwischenverbindungselementen 916 sind an der oberen (wie betrachtet) Fläche des Substrats 912 angebracht (durch ihre proximalen Enden) und erstrecken sich von diesem nach oben (wie betrachtet). Das Zwischenverbindungssubstrat 906 schließt ein geeignetes mit Schaltungen versehenes Substrat 918 ein, wie z. B. ein mehrlagiges Keramiksubstrat mit einer Vielzahl (zwei von vielen gezeigt) von Anschlüssen (Kontaktflächen, Kontaktstellen) 920, die auf dessen unterer (wie betrachtet) Fläche angeordnet sind, und einer Vielzahl (zwei von vielen gezeigt) von Anschlüssen (Kontaktflächen, Kontaktstellen) 922, die auf dessen oberer (wie betrachtet) Fläche angeordnet sind.
  • Die Prüfkartenanordnung 900 schließt die folgenden Hauptkomponenten zum Stapeln des Zwischenelements 906 und des Zwischenverbindungssubstrats 906 auf der Prüfkarte 902 ein:
    eine hintere Montageplatte 930, hergestellt aus einem starren Material, wie z. B. rostfreiem Stahl,
    eine Aktuator-Montageplatte 932, hergestellt aus einem starren Material, wie z. B. rostfreiem Stahl,
    eine vordere Montageplatte 934, hergestellt aus einem starren Material, wie z. B. rostfreiem Stahl,
    eine Vielzahl (zwei von vielen gezeigt, drei ist bevorzugt) von Differentialschrauben mit einem äußeren Differentialschraubenelement 936 und einem inneren Differentialschraubenelement 938,
    einen Montagering 940, der vorzugsweise aus einem federnden Material, wie z. B. Phosphorbronze, besteht und der ein Muster federnder Vorsprünge (nicht dargestellt), die sich von diesem erstrecken, aufweist,
    eine Vielzahl (zwei von vielen gezeigt) Schrauben 942 zum Halten des Montagerings 938 an der vorderen Montageplatte 934, wobei das Zwischenverbindungssubstrat 906 dazwischen festgehalten ist,
    wahlweise einen Abstandsring 944, der zwischen dem Montagering 940 und dem Zwischenverbindungssubstrat 906 angeordnet ist, um Herstellungstoleranzen auszugleichen, und
    eine Vielzahl (zwei von vielen gezeigt) Drehkugeln 946, die an der Oberseite (wie betrachtet) der Differentialschrauben angeordnet sind (z. B. an der Oberseite des inneren Differentialschraubenelements 938).
  • Die hintere Montageplatte 930 ist eine Metallplatte oder ein Metallring (als Ring gezeigt), der auf der unteren (wie gezeigt) Fläche der Prüfkarte 902 angeordnet ist. Eine Vielzahl (eines von vielen gezeigt) von Löchern 948 erstrecken sich durch die hintere Montageplatte.
  • Die Aktuator-Montageplatte 932 ist eine Metallplatte oder ein Metallring (als Ring gezeigt), der an der unteren (wie gezeigt) Fläche der hinteren Montageplatte 930 angeordnet ist. Eine Vielzahl (eines von vielen gezeigt) von Löchern 950 erstrecken sich durch die Aktuator-Montageplatte. Bei Verwendung ist die Aktuator-Montageplatte 932 an der hinteren Montageplatte 930 auf eine beliebige geeignete Weise befestigt, wie z. B. mit Schrauben (aus der Figur zur Klarheit der Darstellung weggelassen).
  • Die vordere Montageplatte 934 ist ein starrer Ring, vorzugsweise aus Metall. Bei Verwendung ist die vordere Montageplatte 934 an der hinteren Montageplatte 930 auf eine beliebige geeignete Weise befestigt, wie z. B. mit Schrauben (aus der Figur zur Klarheit der Darstellung weggelassen), die sich durch entsprechende Löcher (aus der Figur zur Klarheit der Darstellung weggelassen) durch die Prüfkarte 902 hindurch erstrecken, wodurch die Prüfkarte 902 sicher zwischen der vorderen Montageplatte 934 und der hinteren Montageplatte 930 festgehalten wird.
  • Die vordere Montageplatte 934 weist eine flache untere (wie betrachtet) Fläche auf, die gegen die obere (wie betrachtet) Fläche der Prüfkarte 902 angeordnet ist. Die vordere Montageplatte 934 weist eine durch sie hindurchgehende, große zentrale Öffnung auf, die durch deren Innenkante 952 festgelegt ist, welche so bemessen ist, dass sie der Vielzahl von Kontaktanschlüssen 910 der Prüfkarte 920 ermöglicht, innerhalb der zentralen Öffnung der vorderen Montageplatte 934 zu liegen, wie gezeigt.
  • Wie erwähnt, ist die vordere Montageplatte 934 eine ringartige Struktur mit einer flachen unteren (wie gesehen) Fläche. Die obere (wie gesehen) Fläche der vorderen Montageplatte 934 ist gestuft, wobei die vordere Montageplatte in ihrem äußeren Bereich dicker (vertikale Ausdehnung, wie gesehen) ist als in deren innerem Bereich. Die Stufe oder Schulter befindet sich an der Position der gestrichelten Linie (mit 954 bezeichnet) und ist so bemessen, dass sie dem Zwischenverbindungssubstrat 906 ermöglicht, den äußeren Bereich der vorderen Montageplatte freizugeben und dass sie auf dem inneren Bereich der vorderen Montageplatte 934 aufliegt (obwohl, wie zu sehen sein wird, das Zwischenverbindungssubstrat 906 tatsächlich auf den Drehkugeln 946 aufliegt).
  • Eine Vielzahl (eines von vielen gezeigt) von Löchern 955 erstrecken sich in den äußeren Bereich der vorderen Montageplatte 934 von deren oberer (wie gesehen) Fläche zumindest teilweise durch die vordere Montageplatte 934 (diese Löcher sind als sich nur teilweise durch die vordere Montageplatte 934 erstreckend in der Figur gezeigt), welche, wie zu sehen sein wird, die Enden einer entsprechenden Vielzahl der Schrauben 942 aufnehmen. Zu diesem Zweck sind die Löcher 955 Gewindelöcher. Dies ermöglicht, dass das Zwischenverbindungssubstrat 906 an der vorderen Montageplatte durch den Montagering 940 gesichert ist, infolgedessen gegen die Prüfkarte 902 gedrückt wird.
  • Eine Vielzahl (eines von vielen gezeigt) von Löchern 958 erstreckt sich vollständig durch den dünneren, inneren Bereich der vorderen Montageplatte 934 und sind zu einer Vielzahl (eines von vielen gezeigt) von entsprechenden Löchern 960 ausgerichtet, die sich durch die Prüfkarte 902 erstrecken, welche wiederum zu den Löchern 948 in der hinteren Montageplatte und den Löchern 950 in der Aktuator-Montageplatte 938 ausgerichtet sind.
  • Die Drehkugeln 946 sind locker innerhalb der ausgerichteten Löcher 958 und 960 am oberen (wie gesehen) Ende der inneren Differentialschraubenelemente 938 angeordnet. Die äußeren Differentialschraubenelemente 936 lassen sich in die (mit Gewinde versehenen) Löcher 950 der Aktuator-Montageplatte 932 schrauben und die inneren Differentialschraubenelemente 938 lassen sich in eine Gewindebohrung der äußeren Differentialschraubenelemente 936 schrauben. Auf diese Weise können sehr feine Anpassungen der Positionen der einzelnen Drehkugeln 946 vorgenommen werden. Die äußeren Differentialschraubenelemente 936 weisen beispielsweise ein Außengewinde mit 72 Gewindegängen pro Inch auf und die inneren Differentialschraubenelemente 938 weisen ein Außengewinde mit 80 Gewindegängen pro Inch auf. Dies ermöglicht eine leichte und präzise Einstellung der Planarität des Zwischenverbindungssubstrats 906 gegenüber der Prüfkarte 902. Daher können die Positionen des Sockelsubstrats 924 geändert werden, ohne die Orientierung der Prüfkarte 902 zu ändern. Das Zwischenelement 904 gewährleistet, dass elektrische Verbindungen aufrechterhalten werden zwischen dem Zwischenverbindungssubstrat 906 und der Prüfkarte 902 im ganzen Einstellbereich des Zwischenverbindungssubstrats durch die elastischen oder nachgiebigen Kontaktstrukturen, die auf den beiden Flächen der Zwischenschalteinrichtung angeordnet sind.
  • Die Prüfkartenanordnung 900 wird einfach zusammengesetzt durch Platzieren des Zwischenelements 904 innerhalb der Öffnung 952 der vorderen Montageplatte 934, so dass die Spitzen der Zwischenverbindungselemente 914 die Kontaktanschlüsse 910 der Prüfkarte 902 kontaktieren, Platzieren des Zwischenverbindungssubstrats 906 an der Oberseite des Zwischenelements 904, so dass die Spitzen der Zwischenverbindungselemente 916 die Kontaktstellen 920 des Zwischenverbindungssubstrats 906 kontaktieren, wahlweise Platzieren eines Abstandhalters 944 an der Oberseite des Zwischenverbindungssubstrats 906, Platzieren des Montagerings 940 über dem Abstandhalter 944 und Einsetzen der Schrauben 942 durch den Montagering 940, durch den Abstandhalter 944 und in die Löcher 955 der vorderen Montageplatte 934, und Anbringen dieser "Untereinheit" an der Prüfkarte 902 durch Einsetzen von Schrauben (eine teilweise als 955 dargestellt) durch die hintere Montageplatte 930 und durch die Prüfkarte 902 in Gewindelöcher (nicht dargestellt) in der unteren (wie gesehen) Fläche der vorderen Montageplatte 934. Die Aktuator-Montageplatte 938 kann dann mit der hinteren Montageplatte 930 zusammengesetzt werden (z. B. mit Schrauben, von denen eine teilweise als 956 dargestellt ist), wobei die Drehkugeln 960 in die Löcher 950 der Aktuator-Montageplatte 932 abgesenkt sind und die Differentialschraubenelemente 936 und 938 in die Löcher 950 der Aktuator-Montageplatte 932 eingesetzt werden.
  • Eine Gesamtmethodenlehre
  • Vorstehend wurden Techniken zum Kontaktieren länglicher Zwischenverbindungselemente beschrieben, die sich von elektronischen Komponenten (z. B. Federhalbleitereinrichtungen), einschließlich einzelnen Halbleitereinrichtungen, Gruppen von Halbleitereinrichtungen und einem ganzen Wafer mit Halbleitereinrichtungen, erstrecken, einschließlich dem Prüfen der Halbleitereinrichtungen durch Durchführen von Voraltern und/oder Testprozeduren.
  • Nun wird ein gesamter Prozessablauf vom gefertigten bis zum fertiggestellten Produkt beschrieben.
  • 10 stellt eine Folge von Schritten bei einem Gesamtprozess 1000 zur Herstellung von Halbleitereinrichtungen mit elastischen Kontaktelementen, die sich von einer Oberfläche derselben erstrecken, dar.
  • Bei einem ersten Schritt ("WAFERFERTIGUNG") 1002 des Prozessablaufs 1000 werden Halbleitereinrichtungen gefertigt. Diese Halbleitereinrichtungen werden mit länglichen, elastischen Zwischenverbindungselementen gefertigt, die sich von deren Oberfläche erstrecken, anstatt einfach mit herkömmlichen Bondkontaktstellen, und werden als "Federhalbleitereinrichtungen" bezeichnet. Eine Vielzahl von Federhalbleitereinrichtungen befindet sich auf einem Halbleiterwafer.
  • Bei einem nächsten Schritt ("WAFERSORTIERUNG 1") 1004 des Prozessablaufs 1000 werden die Wafer, die so gefertigt wurden, dass sie Federhalbleitereinrichtungen aufweisen, sortiert. Dazu kann herkömmliches Sondenprüfen verwendet werden, beispielsweise unter Verwendung einer Prüfkarte von 9.
  • Bei einem nächsten Schritt ("REPARATUR") 1006 des Prozessablaufs 1000 können Probleme wahlweise unter Verwendung von auf dem Fachgebiet bekannten Verfahren, wie z. B. Laserreparatur, Antifuse-Techniken und dergleichen, korrigiert werden.
  • Bei einem nächsten Schritt (VORALTERN AUF WAFEREBENE") 1008 des Prozessablaufs 1000 werden die bekannten guten Chips auf dem Wafer vorgealtert, beispielsweise unter Verwendung des vorstehend beschriebenen Verfahrens von 8.
  • Bei einem nächsten Schritt ("WAFERSORTIERUNG 2") 1010 des Prozessablaufs 1000 werden die bekannten guten Chips, die in Schritt 1008 vorgealtert wurden funktional getestet und sortiert, beispielsweise unter Verwendung der in 9 vorstehend beschriebenen Technik.
  • Bei einem letzten Schritt (nicht dargestellt) werden die vorgealterten, getesteten/sortierten Chips vom Wafer vereinzelt, verpackt (falls erwünscht), beschriftet und inventarisiert oder zum Einbau in Systemen (nicht dargestellt) versandt.

Claims (32)

  1. Halbleiter-Prüfvorrichtung (700), die aufweist: eine Vielzahl von Halbleitereinrichtungen (702, 518), von denen jede eine Vielzahl von länglichen Federkontaktelementen (516) aufweist; ein Trägersubstrat (708, 502), das eine Vielzahl von Anschlüssen (514) aufweist; Testverbindungsmittel zum Verbinden der Anschlüsse mit einer Prüfeinrichtung (658); eine Vielzahl von Sockelsubstraten (704, 504), die auf dem Trägersubstrat (708, 502) angeordnet sind, wobei jedes Sockelsubstrat (704, 504) eine Vielzahl von Sockeln (506) und eine Vielzahl von Bahnen (510) aufweist, wobei jede der Bahnen (510) mit einem Sockel (506) elektrisch verbunden ist; ein Verbindungsmittel (512) zum elektrischen Verbinden jeweils einer der Bahnen (510) mit einem der Anschlüsse (514); ein Druckmittel (520, 550, 630) zum Drücken von jeweils einem der Federkontaktelemente (516) gegen einen der Sockel (506), wobei die Federkontaktelemente (516) Federgegenkräfte erzeugen und dadurch Druckverbindungen mit den Sockeln (506) ausbilden; wobei die Vielzahl der Halbleitereinrichtungen (702, 518) Chips auf einem ungeteilten Halbleiter-Wafer sind.
  2. Vorrichtung nach Anspruch 1, wobei jedes Sockelsubstrat (704, 504) mit einem Chip übereinstimmt.
  3. Vorrichtung nach Anspruch 1, wobei das Trägersubstrat (708, 502) Teil einer Prüfkartenanordnung ist.
  4. Vorrichtung nach Anspruch 3, wobei das Trägersubstrat (708, 502) mittels eines Zwischenelements mit einer Prüfkarte verbunden ist, und wobei das Trägersubstrat, das Zwischenelement und die Prüfkarte die Prüfkartenanordnung bilden.
  5. Vorrichtung nach Anspruch 1, wobei die Prüfeinrichtung (658) Prüfsignale zum Prüfen einer Funktionsweise der Halbleitereinrichtungen (702, 518) vorsieht.
  6. Vorrichtung nach Anspruch 1, wobei die Prüfeinrichtung (658) Energie zu den Halbleitereinrichtungen (702, 518) liefert, und weiter eine Temperatur-Steuereinrichtung aufweist, die zum Steuern einer Temperatur der Halbleitereinrichtungen (702, 518) angeordnet ist.
  7. Vorrichtung nach Anspruch 6, wobei die Temperatur-Steuereinrichtung aufweist: ein erstes thermisches Spannelement, das mit den Halbleitereinrichtungen (702, 518) in thermischen Kontakt ist; und ein zweites thermisches Spannelement, das mit den Sockelsubstraten (704, 504) in thermischen Kontakt ist.
  8. Vorrichtung nach Anspruch 1, wobei die Sockelsubstrate (704, 504) in Reihen auf dem Trägersubstrat (708, 502) angeordnet sind und weiter eine Vielzahl auf dem Trägersubstrat angeordneter Stromleitungen aufweisen, wobei jede der Stromleitungen einer der Reihen der Sockelsubstrate (704, 504) entspricht und Energie zu jedem der Sockelsubstrate in der Reihe liefert.
  9. Vorrichtung nach Anspruch 8, das weiter eine Vielzahl von Isolationswiderständen aufweist, wobei jeder Isolationswiderstand zwischen einer der Stromleitungen und einem der Sockelsubstrate (704, 504) angeordnet ist.
  10. Vorrichtung nach Anspruch 1, wobei das Druckmittel (520, 550, 630) entweder einen Prüfkopf oder ein Vakuum-Spannelement aufweist.
  11. Vorrichtung nach Anspruch 1, wobei das Verbindungsmittel (512) eine Vielzahl von Bond-Drähten aufweist, wobei jeder der Bond-Drähte an eine der Bahnen (510) und an einen der Anschlüsse (514) gebondet ist.
  12. Vorrichtung nach Anspruch 1, wobei die Sockel (506) Vertiefungen aufweisen, die in eine Oberfläche eines entsprechenden Sockelsubstrates (704, 504) geätzt sind.
  13. Vorrichtung nach Anspruch 1, wobei das Sockelsubstrat (704, 504) Silizium aufweist.
  14. Prüf-Sockelvorrichtung (700), die aufweist: ein Trägersubstrat (708, 502), das eine Vielzahl von Anschlüssen (514) aufweist; ein Prüf-Verbindungsmittel zum Verbinden der Anschlüsse mit einer Prüfeinrichtung (658); ein Sockelsubstrat (704, 504), das auf dem Trägersubstrat (708, 502) angeordnet ist und eine Vielzahl von Sockeln (506) und eine Vielzahl von Bahnen (510) aufweist, wobei jede Bahn mit einerm der Sockel elektrisch verbunden ist; ein Verbindungsmittel (512) zum elektrischen Verbinden von jeweils einer der Bahnen (510) mit einem der Anschlüsse (514); und ein Druckmittel (520, 550, 630), um im Gebrauch auf einer Halbleitereinrichtung (702, 518) angeordnete, längliche Federkontaktelemente (516) derart gegen die Sockel (506) zu drücken, dass die Federkontaktelemente (516) Federgegenkräfte erzeugen und dadurch Druckverbindungen mit den Sockeln (506) ausbilden; wobei die Vielzahl von Halbleitereinrichtungen (702, 518) Chips auf einem ungeteilten Halbleiter-Wafer sind.
  15. Vorrichtung nach Anspruch 14, wobei die Prüfeinrichtung (658) Prüfsignale zum Prüfen einer Funktionsweise der Halbleitereinrichtung (702, 518) vorsieht.
  16. Vorrichtung nach Anspruch 14, wobei die Prüfeinrichtung (658) Energie zur Halbleitereinrichtung (702, 518) liefert und weiter thermische Mittel zum Steuern einer Temperatur der Halbleitereinrichtung aufweist.
  17. Vorrichtung nach Anspruch 14, wobei das Verbindungsmittel (512) eine Vielzahl von Bond-Drähten aufweist, wobei jeder Bond-Draht an eine der Bahnen (510) und an einen der Anschlüsse (514) gebondet ist.
  18. Vorrichtung nach Anspruch 14, wobei die Sockel (506) Vertiefungen aufweisen, die in eine Oberfläche des Sockelsubstrates (704, 504) geätzt sind.
  19. Vorrichtung nach Anspruch 14, wobei das Sockelsubstrat (704, 504) Silizium aufweist.
  20. Vorrichtung nach Anspruch 14, die weiter eine Vielzahl der Sockelsubstrate (704, 504) aufweist.
  21. Verfahren zur Herstellung einer Prüf-Sockelvorrichtung (700), wobei das Verfahren aufweist: Vorsehen eines Trägersubstrates (708, 502), das eine Vielzahl von Anschlüssen (514) aufweist; Anordnen eines Sockelsubstrates (704, 504) auf dem Trägersubstrat (708, 502), wobei das Sockelsubstrat (704, 504) eine Vielzahl von Sockeln (506) aufweist, jeder Sockel zum Aufnehmen eines länglichen Federkontaktelementes (516) einer Halbleitereinrichtung (702, 518) ausgestaltet ist, das Sockelsubstrat (704, 504) weiter eine Vielzahl von Bahnen (510) aufweist, wobei jede Bahn mit einem der Sockel (506) elektrisch verbunden ist; und elektrisches Verbinden von jeweils einer der Bahnen (510) mit einem der Anschlüsse (514); wobei die Halbleitereinrichtungen (702, 518) Chips eines ungeteilten Halbleiter-Wafers sind.
  22. Verfahren nach Anspruch 21, das weiter das Anordnen einer Vielzahl der Sockelsubstrate (704, 504) auf dem Trägersubstrat (708, 502) aufweist.
  23. Verfahren nach Anspruch 22, wobei der Schritt des Anordnens einer Vielzahl der Sockelsubstrate (704, 504) weiter ein Anordnen der Sockelsubstrate in Übereinstimmung mit einer Vielzahl der Halbleitereinrichtungen (702, 518) aufweist.
  24. Verfahren nach Anspruch 21, wobei jedes der Sockelsubstrate (704, 504) einem der Halbleiterchips entspricht.
  25. Verfahren nach Anspruch 22, das weiter ein Befestigen des Trägersubstrates (708, 502) an eine Prüfkartenanordnung aufweist.
  26. Verfahren nach Anspruch 22, das weiter aufweist: Vorsehen einer ersten Temperatur-Steuereinrichtung, die angeordnet ist, um einen thermischen Kontakt zu den Halbleitereinrichtungen (702, 518) herzustellen; und Vorsehen einer zweiten Temperatur-Steuereinrichtung, die angeordnet ist, um einen thermischen Kontakt zu den Sockelsubstraten (704, 504) herzustellen.
  27. Verfahren nach Anspruch 22, das weiter aufweist: Anordnen der Vielzahl von Sockelsubstraten (704, 504) in Reihen auf dem Trägersubstrat (708, 502), und Vorsehen einer Vielzahl von Stromleitungen, wobei jede der Stromleitungen einer der Reihen der Sockelsubstrate entspricht und Energie zu jedem Sockelsubstrat in der Reihe liefert.
  28. Verfahren nach Anspruch 27, das weiter das Vorsehen einer Vielzahl von Isolationswiderständen aufweist, wobei jeder Isolationswiderstand zwischen einer der Stromleitungen und einem der Sockelsubstrate (704, 504) angeordnet ist.
  29. Verfahren nach Anspruch 21, wobei der Schritt des elektrischen Verbindens von jeweils einer der Bahnen (510) mit einem der Anschlüsse (514) aufweist: Bonden eines Bond-Drahtes an eine der Bahnen (510); und Bonden des Bond-Drahtes an einen der Anschlüsse (514).
  30. Verfahren nach Anspruch 21, wobei die Sockel (506) Vertiefungen aufweisen, die in die Oberfläche eines entsprechenden Sockelsubstrates (704, 504) geätzt sind.
  31. Verfahren nach Anspruch 21, wobei die Sockelsubstrate (704, 504) Silizium aufweisen.
  32. Verfahren nach Anspruch 21, das weiter das Vorsehen einer Temperatur-Steuereinrichtung zum Steuern einer Temperatur der Halbleitereinrichtung (702, 518) aufweist.
DE69937416T 1998-06-30 1999-06-30 Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung Expired - Fee Related DE69937416T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/108,163 US6033935A (en) 1997-06-30 1998-06-30 Sockets for "springed" semiconductor devices
US108163 1998-06-30
US09/205,502 US20020004320A1 (en) 1995-05-26 1998-12-04 Attaratus for socketably receiving interconnection elements of an electronic component
US205502 1998-12-04

Publications (2)

Publication Number Publication Date
DE69937416D1 DE69937416D1 (de) 2007-12-06
DE69937416T2 true DE69937416T2 (de) 2008-07-24

Family

ID=26805592

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69937416T Expired - Fee Related DE69937416T2 (de) 1998-06-30 1999-06-30 Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung
DE69922656T Expired - Fee Related DE69922656T2 (de) 1998-06-30 1999-06-30 Zusammenbau von elektronischen komponenten mittels federpackungen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69922656T Expired - Fee Related DE69922656T2 (de) 1998-06-30 1999-06-30 Zusammenbau von elektronischen komponenten mittels federpackungen

Country Status (7)

Country Link
US (3) US20020004320A1 (de)
EP (1) EP1092338B1 (de)
JP (2) JP3723079B2 (de)
CN (1) CN1197443C (de)
DE (2) DE69937416T2 (de)
TW (1) TW548756B (de)
WO (1) WO2000001208A1 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US6887723B1 (en) 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
DE10121969C1 (de) * 2001-05-05 2002-08-29 Semikron Elektronik Gmbh Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
JP4752157B2 (ja) * 2001-08-27 2011-08-17 株式会社村田製作所 コイル装置
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US6650456B2 (en) * 2002-04-11 2003-11-18 Triquint Technology Holding Co. Ultra-high frequency interconnection using micromachined substrates
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US7135704B2 (en) * 2003-08-14 2006-11-14 Lockhead Martin Corporation VCSEL settling fixture
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
CN1304189C (zh) * 2004-08-24 2007-03-14 宇东电浆科技股份有限公司 热塑性固定装置和热塑性固定装置处理方法
JP2006339553A (ja) * 2005-06-06 2006-12-14 Fuji Electric Device Technology Co Ltd 薄膜磁気誘導素子およびその製造方法
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20080073778A1 (en) * 2006-09-27 2008-03-27 Texas Instruments Incorporated Two-way heat extraction from packaged semiconductor chips
US7479794B2 (en) * 2007-02-28 2009-01-20 Sv Probe Pte Ltd Spring loaded probe pin assembly
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7688077B2 (en) * 2007-08-23 2010-03-30 Advantest Corporation Test system and daughter unit
CN101316014B (zh) * 2007-10-17 2012-02-01 番禺得意精密电子工业有限公司 电连接装置及其组装方法
JP5351071B2 (ja) * 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
DE102009022659B4 (de) 2009-05-26 2012-01-19 Semikron Elektronik Gmbh & Co. Kg Kontakteinrichtung für ein Leistungshalbleitermodul
TWI405375B (zh) * 2009-11-13 2013-08-11 Unimicron Technology Corp 電連接器
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP5690678B2 (ja) * 2011-07-19 2015-03-25 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
CN102891116B (zh) * 2011-07-20 2015-06-10 讯芯电子科技（中山）有限公司 内埋元件封装结构及制造方法
CN103325773A (zh) * 2012-03-22 2013-09-25 民瑞科技股份有限公司 集成电路的封装结构
JP6341634B2 (ja) * 2013-05-28 2018-06-13 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置
US9252138B2 (en) * 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
EP2962799B8 (de) * 2014-07-04 2016-10-12 ABB Schweiz AG Halbleitermodul mit Ultraschall geschweißten Anschlüssen
CN104251923B (zh) * 2014-09-17 2017-06-30 大族激光科技产业集团股份有限公司 二线测试探针装置及其应用方法
US9530749B2 (en) * 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
WO2017091591A1 (en) 2015-11-25 2017-06-01 Formfactor, Inc. Floating nest for a test socket
JP6706076B2 (ja) * 2016-01-14 2020-06-03 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
CN106983966B (zh) * 2017-03-31 2022-05-20 四川华川工业有限公司 一种钢化玻璃自动破碎装置
RU2657460C1 (ru) * 2017-05-10 2018-06-14 Открытое акционерное общество "ОКБ-Планета" ОАО "ОКБ-Планета" Контактное устройство
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
CN109300859B (zh) * 2018-09-18 2020-08-28 苏州施密科微电子设备有限公司 一种半导体芯片封装框架
JPWO2021100449A1 (de) * 2019-11-21 2021-05-27
TWI799887B (zh) * 2021-06-08 2023-04-21 進聯工業股份有限公司 接合器及可組合該接合器之導線端子座結構
JP7182817B1 (ja) * 2022-03-14 2022-12-05 ユニコン株式会社 プローブシート及びその製造方法
EP4261872A1 (de) * 2022-04-11 2023-10-18 Nexperia B.V. Umgegossenes elektronikgehäuse mit zwischen zwei substraten vergossenem elektronischem bauelement mit federelement zwischen dem elektronischen bauelement und einem der substrate und verfahren zu herstellung davon
TWI811005B (zh) * 2022-07-05 2023-08-01 中華精測科技股份有限公司 可拆式測試裝置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US720677A (en) * 1902-12-18 1903-02-17 Seth A Crone Brake-beam.
NL292051A (de) 1962-04-27
US3939831A (en) * 1974-03-04 1976-02-24 Intreprinderea Flacara Rosie Process for preparing medicinal dressings
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
GB1530786A (en) 1974-12-30 1978-11-01 Trw Inc Electrical connector
FR2322465A1 (fr) 1975-08-29 1977-03-25 Doloise Metallurgique Dispositif de raccordement pour composants munis de fiches
DE2936615C2 (de) * 1979-09-11 1985-03-28 Brown, Boveri & Cie Ag, 6800 Mannheim Schutzvorrichtung
US4477134A (en) 1981-08-14 1984-10-16 Hewlett-Packard Company Electrostatic discharge protected integrated circuit module
CA1186418A (en) * 1981-08-14 1985-04-30 Allen J. Wright Electrostatic discharge protected integrated circuit module
US4711024A (en) * 1981-10-30 1987-12-08 Honeywell Information Systems Inc. Method for making testable electronic assemblies
US4511201A (en) 1982-11-05 1985-04-16 At&T Bell Laboratories Module mounting assembly
US4553192A (en) 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
US5195237A (en) 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
JPH063820B2 (ja) 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5036431A (en) 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
DE3903060A1 (de) 1989-02-02 1990-08-09 Minnesota Mining & Mfg Vorrichtung zum pruefen von integrierten schaltungsanordnungen
US4940181A (en) 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US4933808A (en) * 1989-05-11 1990-06-12 Westinghouse Electric Corp. Solderless printed wiring board module and multi-module assembly
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
US4966556A (en) 1989-06-13 1990-10-30 General Datacomm, Inc. Electrical connector for direct connection to plated through holes in circuit board
JPH03142847A (ja) 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置
JPH0711422Y2 (ja) 1989-12-25 1995-03-15 山一電機工業株式会社 Ｉｃソケット
CA2034703A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5663654A (en) 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5207585A (en) 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5239260A (en) 1991-06-28 1993-08-24 Digital Equipment Corporation Semiconductor probe and alignment system
US5175491A (en) 1991-09-18 1992-12-29 Sgs-Thomson Microelectronics, Inc. Integrated circuit testing fixture
JPH0649656A (ja) 1992-08-04 1994-02-22 Vacuum Metallurgical Co Ltd ガス・デポジション法による超微粒子膜の形成法およびその形成装置
US5489854A (en) * 1993-04-01 1996-02-06 Analog Devices, Inc. IC chip test socket with double-ended spring biased contacts
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US6452406B1 (en) 1996-09-13 2002-09-17 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips
JP3053507B2 (ja) 1993-06-11 2000-06-19 裕子 鈴木 ドーム型羽毛ふとん
US5500605A (en) 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
WO1996015459A1 (en) 1994-11-15 1996-05-23 Formfactor, Inc. Mounting spring elements on semiconductor devices, and wafer-level testing methodology
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6525555B1 (en) 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
GB9400384D0 (en) 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
DE19580814B4 (de) 1994-06-15 2004-06-24 Advantest Corp. IC-Handler mit IC-Träger
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
JP2892505B2 (ja) * 1994-11-15 1999-05-17 フォームファクター，インコーポレイテッド 回路基板への電子コンポーネントの実装
JPH1069955A (ja) 1996-08-28 1998-03-10 Fujitsu Ltd Ｉｃソケット及びこれを用いた試験方法及びｉｃソケットの実装機構
US6229320B1 (en) 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
JPH08263092A (ja) 1995-03-23 1996-10-11 N T T Data Tsushin Kk 応答音声生成方法および音声対話システム
DE59510080D1 (de) * 1995-04-24 2002-04-04 Infineon Technologies Ag Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE69634376D1 (de) * 1995-05-12 2005-03-31 St Microelectronics Inc IC-Packungsfassungssystem mit niedrigem Profil
US6002266A (en) 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US20020004320A1 (en) 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6033935A (en) 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US5578870A (en) 1995-08-03 1996-11-26 Precision Connector Designs, Inc. Top loading test socket for ball grid arrays
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5714803A (en) 1995-07-28 1998-02-03 Sgs-Thomson Microelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
US5686842A (en) 1995-08-31 1997-11-11 Nat Semiconductor Corp Known good die test apparatus and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
CN1145802C (zh) 1996-05-17 2004-04-14 福姆法克特公司 微电子弹簧接触元件及电子部件
US5865639A (en) 1996-06-25 1999-02-02 Texas Instruments Incorporated Burn-in test socket apparatus
US5764486A (en) 1996-10-10 1998-06-09 Hewlett Packard Company Cost effective structure and method for interconnecting a flip chip with a substrate
US6060891A (en) 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6025730A (en) 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
JPH1172534A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp テスト端子付き半導体装置およびｉｃソケット
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6292003B1 (en) 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6031282A (en) 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits

Also Published As

Publication number Publication date
JP2006013526A (ja) 2006-01-12
EP1092338A1 (de) 2001-04-18
US20020004320A1 (en) 2002-01-10
US7202677B2 (en) 2007-04-10
JP2002519872A (ja) 2002-07-02
TW548756B (en) 2003-08-21
CN1307793A (zh) 2001-08-08
JP3723079B2 (ja) 2005-12-07
DE69922656D1 (de) 2005-01-20
CN1197443C (zh) 2005-04-13
WO2000001208A1 (en) 2000-01-06
DE69922656T2 (de) 2005-11-03
US20070285114A1 (en) 2007-12-13
EP1092338B1 (de) 2004-12-15
DE69937416D1 (de) 2007-12-06
US7534654B2 (en) 2009-05-19
US20040152348A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
DE69937416T2 (de) Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69533336T2 (de) Testkarte und ihre anwendung
DE60115437T2 (de) Testsystem von integrierten schaltungen
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
EP1523229B1 (de) Halbleiter-Prüfvorrichtung, Prüfsockelvorrichtung und Verfahren zur Herstellung
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69908638T2 (de) Lithographische kontaktstrukturen
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE69829986T2 (de) Testkarte zur wafer-prüfung
DE60208579T2 (de) Mehrchip-verbindungssystem
DE69633771T2 (de) Verfahren und gerät zum kontaktieren
DE69533063T2 (de) Mikroelektronische kontakte und zusammenbauten
DE60303066T2 (de) Prüfspitze für integrierte Schaltungen
DE69908639T2 (de) Testkarte für chips mit erhöhten kontaktelementen
DE202005021386U1 (de) Prüfkopf mit einem Messfühler mit Membranaufhängung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE10035976A1 (de) Anschlussstruktur, Verfahren zur Herstellung einer Anschlussstruktur sowie Handhabungsmechanismus für Anschlusselemente
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE10029025A1 (de) IC-Sockel
DE602004011000T2 (de) Prüfkopf zur Messung der elektrischen Eigenschaften und Verfahren zur dessen Herstellung
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
DE10128378A1 (de) Halterung für Hochfrequenzgerätebaugruppen
DE10149688B4 (de) Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
DE69730395T2 (de) Mikroelektronisches federkontaktelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee