DE69929496T2 - Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst - Google Patents

Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst Download PDF

Info

Publication number
DE69929496T2
DE69929496T2 DE69929496T DE69929496T DE69929496T2 DE 69929496 T2 DE69929496 T2 DE 69929496T2 DE 69929496 T DE69929496 T DE 69929496T DE 69929496 T DE69929496 T DE 69929496T DE 69929496 T2 DE69929496 T2 DE 69929496T2
Authority
DE
Germany
Prior art keywords
copper
seed layer
copper alloy
layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69929496T
Other languages
English (en)
Other versions
DE69929496D1 (de
Inventor
Daniel Charles New Rochelle Edelstein
James McKell Edwin c/o IBM United Ki Winchester Harper
Chao-Kun Somers Hu
Andrew H. Fishkill Simon
Cyprian Emeka Hopewell Junction Uzoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69929496D1 publication Critical patent/DE69929496D1/de
Application granted granted Critical
Publication of DE69929496T2 publication Critical patent/DE69929496T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf eine Zwischenverbindungsstruktur zur Bereitstellung einer elektrischen Verbindung mit einem elektronischen Bauelement sowie auf ein Verfahren zur Herstellung einer derartigen Struktur und bezieht sich spezieller auf eine Zwischenverbindungsstruktur zur Bereitstellung elektrischer Verbindungen mit einem elektronischen Bauelement durch Einbau einer Kupferlegierungs-Kristallkeimschicht, die zwischen einen Kupferleiterkörper und ein elektronisches Bauelement geschichtet ist, um die Elektromigrationsbeständigkeit, die Haftung und die Oberflächeneigenschaften der Zwischenverbindungsstruktur zu verbessern.
  • Hintergrund der Erfindung
  • Die Technologie der Herstellung von Zwischenverbindungen zur Bereitstellung von Durchkontakten, Leitungen und anderen Vertiefungen in Halbleiterchipstrukturen, Flachbildschirmanzeigeeinheiten und Packungsanwendungen wurde seit vielen Jahren entwickelt. Zum Beispiel wurde bei der Entwicklung einer Zwischenverbindungstechnologie für Strukturen mit sehr hoher Integration (VLSI) Aluminium als primäre Metallquelle für Kontakte und Zwischenverbindungen in Halbleiterbereichen oder Halbleiterbauelementen verwendet, die sich auf einem einzelnen Substrat befinden. Aluminium war aufgrund seiner geringen Kosten, seinem guten ohmschen Kontakt und seiner hohen Leitfähigkeit das Material der Wahl. Dünnfilmleiter aus reinem Aluminium weisen jedoch unerwünschte Eigenschaften auf, wie einen niedrigen Schmelzpunkt, was deren Verwendung auf Niedertemperaturprozesse beschränkt, eine mögliche Diffusion in das Silicium während eines Tempervorgangs, was zu Kontakt- und Übergangsausfall führt, sowie Elektromigration. Demzufolge wurde eine Anzahl von Aluminiumlegierungen entwickelt, die Vorteile gegenüber reinem Aluminium bereitstellen. Zum Beispiel offenbart das US-Patent Nr. 4 566 177 eine leitfähige Schicht aus einer Aluminiumlegierung, die bis zu 3 Gewichtsprozent Silicium, Kupfer, Nickel, Chrom und Mangan beinhaltet und zur Verbesserung der Elektromigrationsbeständigkeit entwickelt wurde. Das US-Patent Nr. 3 631 304 offenbart Aluminiumlegierungen mit Aluminiumoxid, die ebenfalls zur Verbesserung der Elektromigrationsbeständigkeit verwendet wurden.
  • Die vor kurzem entwickelte ULSI-Technologie hat den Verdrahtungsbedingungen aufgrund der extrem hohen Schaltkreisdichten und schnelleren Betriebsgeschwindigkeiten, die für derartige Bauelemente erforderlich sind, schärfere Anforderungen auferlegt. Dies führt zu höheren Stromdichten in zunehmend kleineren Leiterbahnen. Als ein Ergebnis ist eine Verdrahtung mit höherem Wirkleitwert gewünscht, die entweder Drähte mit größerem Querschnitt für Leiter aus einer Aluminiumlegierung oder ein anderes Verdrahtungsmaterial erfordert, das einen höheren Wirkleitwert aufweist. Die offensichtliche Wahl der Industrie besteht darin, letzteres unter Verwendung von reinem Kupfer wegen seiner wünschenswerten hohen Leitfähigkeit zu entwickeln.
  • Bei der Bildung von ULSI-Ziwschenverbindungsstrukturen, wie Durchkontakten und Leitungen, kann Kupfer in solchen Vertiefungen angebracht werden, um Halbleiterbereiche oder Halbleiterbauelemente zu verbinden, die sich auf dem gleichen Substrat befinden. von Kupfer ist jedoch bekannt, dass es aufgrund seiner geringen Elektromigrationsbeständigkeit Probleme an Halbleiterbauelementübergängen aufweist. Das Elektromigrationsphänomen tritt auf, wenn die Überlagerung eines elektrischen Feldes mit einer zufälligen thermischen Diffusion in einem metallischen Feststoff eine Nettodrift von Ionen in der Richtung des Elektronenflusses verursacht. Jegliche Diffusion von Kupferionen in das Siliciumsubstrat kann einen Bauelementausfall verursachen. Außerdem haftet reines Kupfer nicht gut an sauerstoffhaltigen Dielektrika, wie Siliciumdioxid, und Polyamid. Um Kupfer in der Zwischenverbindungstechnologie voll einzusetzen, müssen auch die Hafteigenschaften von Kupfer verbessert werden.
  • Das US-Patent Nr. 5 130 274, das auf den gleichen Inhaber wie die vorliegende Erfindung übertragen ist, offenbart die Verwendung einer Kupferlegierung, die ein Legierungselement von weniger als 2 Atomprozent enthält, indem zuerst eine Legierung in die Vertiefung einer Zwischenverbindungsstruktur eingebracht und dann ein Kupferlegierungsstift und eine dünne Schicht aus einem Oxid des Legierungselements auf der freiliegenden Oberfläche des Stiftes gebildet wird. Die Technik genügt jedoch weiterhin den schärferen Anforderungen in ULSI-Strukturen nicht, wo kritische Abmessungen von weniger als 0,5 μm eine beträchtliche Anforderung für Dünnfilm- Chipzwischenverbindungen bedeuten. Die Verwendung einer üblichen Al(Cu)-Legierung und eines Siliciumdioxid-Dielektrikums in einer Verdrahtungsstruktur eines Logikschaltkreises im tiefen Submikrometerbereich resultiert in einer hohen Schaltkreisverzögerung, die hauptsächlich durch die Verdrahtungsverbindungen verursacht wird.
  • Von anderen wurde die Verwendung von Cu als alternatives Material zu Al(Cu) in ULSI-Verdrahtungsstrukturen zur Erhöhung der Chipgeschwindigkeit versucht. Cu-Zwischenverbindungen ziehen jedoch zahlreiche Probleme nach sich, wie die Tendenz von Cu zu korrodieren und die hohen Oberflächendiffusionsraten von Kupfer in dünnen Filmen. Es ist bekannt, dass reines Cu eine geringere Elektromigrations-Aktivierungsenergie, d.h. 0,5 eV bis 0,8 eV, als jene in Al(Cu) von 0,8 eV bis 0,9 eV aufweist. Dies impliziert, dass der Vorteil der Verwendung von Cu zur Reduzierung eines Zwischenverbindungs-Elektromigrationsausfalls bei Chipbetriebsbedingungen weitgehend verloren geht.
  • Eine schematische Darstellung einer vergrößerten Querschnittansicht einer elektronischen Struktur, die herkömmliche, aus einer Kupferlegierung bestehende Zwischenverbindungen verwendet, ist in 1 gezeigt. Die elektronische Struktur 10 enthält zwei Ebenen von Kupferzwischenverbindungen 12, 16 sowie eine Stiftebene 14, was eine Kupferverdrahtungsstruktur durch einen Damaszener-Prozess auf einem vorgefertigten Bauelement 20 darstellt. Das Bauelement 20 ist auf einem halbleitenden Substrat 24 aufgebaut. Wie in 1 gezeigt, wird zuerst eine typische Damaszener-Ebene durch die Deposition eines planaren dielektrischen Stapels 26 hergestellt. Der dielektrische Stapel 26 wird dann unter Verwendung von üblichen lithographischen und Trockenätztechniken strukturiert und geätzt, um eine gewünschte Verdrahtungs- oder Durchkontaktstruktur zu erzeugen. Dem Prozess folgen dann die Metalldepositionen eines dünnen Haft-/Diffusionsüberzugs 18 und einer Kupferlegierungsmetallurgie 12, wobei eine untere Siliciumnitridschicht 28 als Diffusionsbarriere verwendet wird, die zuvor auf der Oberseite des Bauelements 20 aufgebracht wurde, um gegen eine Kupferdiffusion zu schützen. Nach der Bildung der Kupferlegierungszwischenverbindung 12 wird eine obere Siliciumnitridschicht 32 als Ätzstoppschicht aufgebracht, um die Kupferzwischenverbindung 14 der nächsten Ebene zu definieren. Nach der Aufbringung eines dielektrischen Stapels 34 der zweiten Ebene wird eine Vertiefung für eine Zwischenverbindung in die dielektrische Schicht 34 und die Siliciumnitridschicht 32 geätzt.
  • Dann wird ein Zwischenebenen-Kupferlegierungsstift 14 mit einem Überzug 22 mittels einer Technik aufgebracht, die jener ähnlich ist, die beim Aufbringen der Kupferlegierungszwischenverbindung 12 der ersten Ebene verwendet wird. Verschiedene Metalldepositionstechniken können dazu verwendet werden, den Graben oder Durchkontakt zu füllen. Diese Techniken beinhalten einen kollimierten Sputterprozess, einen Ionenclusterstrahlprozess, einen Elektronenzyklotronresonanzprozess, einen chemischen Gasphasenabscheidungsprozess, einen stromlosen Plattierungsprozess und einen elektrolytischen Plattierungsprozess. Es können auch andere Techniken zur Bildung der Kupferlegierungen verwendet werden, wie ein Co-Depositionsverfahren, bei dem Kupfer und ein legierendes Element zusammen aufgebracht werden. Zum Beispiel beinhalten derartige Co-Depositionsverfahren Co-Sputtern, Co-Plattieren, chemische Co-Gasphasenabscheidung und Co-Aufdampfung. Nach Fertigstellung des Zwischenebenen-Kupferlegierungsstifts 14 wird ein weiterer ähnlicher Prozess wiederholt, um die Kupferzwischenverbindung 16 der zweiten Ebene mit einem Überzug 24 in einer dritten dielektrischen Stapelschicht 38 zu bilden. Eine Ätzstoppschicht 36 aus Siliciumnitrid wird zwischen dem Stift und den Zwischenverbindungen der zweiten Ebene verwendet. Schließlich wird eine obere Siliciumnitridschicht 42 auf der Oberseite der Kupferverdrahtungsstruktur 10 zum Schutz des Bauelements vor der Umgebung aufgebracht.
  • Andere daran arbeitende Personen haben versucht, Kupferlegierungen zur Bereitstellung einer verbesserten Elektromigrationsbeständigkeit zu verwenden. Zum Beispiel lehrt das US-Patent Nr. 5 023 698 Kupferlegierungen, die wenigstens ein legierendes Element enthalten, das aus der Gruppe ausgewählt ist, die aus Al, Be, Cr, Fe, Mg, Ni, Si, Sn und Zn besteht. Das US-Patent Nr. 5 077 005 lehrt Kupferlegierungen, die wenigstens ein Element enthalten, das aus In, Cd, Sb, Bi, Ti, Ag, Sn, Pb, Zr und Hf ausgewählt ist, wobei der Gewichtsprozentsatz des verwendeten legierenden Elements zwischen 0,0003 und 0,01 liegt. Die Kupferlegierungen werden in TAB-Prozessen und als Leiterplattenelemente verwendet. Das US-Patent Nr. 5 004 520 lehrt außerdem eine Kupferfolie zur Filmträgeranwendung, die wenigstens ein legierendes Element enthält, das aus P, Al, Cd, Fe, Mg, Ni, Sn, Ag, Hf, Zn, B, As, Co, In, Mn, Si, Te, Cr und Zn ausgewählt wird, wobei die Konzentration des legierenden Elements zwischen 0,03 Gewichtsprozent und 0,5 Gewichtsprozent liegt. Die Legierungen werden als Verbindungsleitungen bei der Anbringung integrierter Schaltkreischips verwendet. Des Weiteren lehrt das US-Patent Nr. 4 749 548 Kupferlegierungen, die wenigstens ein legierendes Element beinhalten, das aus Cr, Zr, Li, P, Mg, Si, Al, Zn, Mn, Ni, Sn, Ti, Be, Fe, Co, Y, Ce, La, N, W, V, Ta, B, Hf, Mo und C ausgewählt ist. Die legierenden Elemente werden dazu verwendet, die Stärke der Kupferlegierung zu erhöhen. Die US-Patente Nr. 5 243 222 und 5 130 274 lehren Kupferlegierungen für eine verbesserte Haftung und Bildung von Diffusionsbarrieren. Keine dieser früheren Arbeiten lehrt jedoch Kupferlegierungen, die zur Verwendung in On-Chip- oder Off-Chip-ULSI-Verdrahtungsverbindungen ausreichend verbessert sind, um den Elektromigrationsbeständigkeits- und den Hafteigenschaftsanforderungen zu genügen. Zwischenverbindungsstrukturen auf ULSI-Bauelementen müssen eine dichte, völlig kontinuierliche Metallverdrahtung in Isolatorstrukturen mit Merkmalen von deutlich weniger als 0,5 μm Breite und mit Aspektverhältnissen von mehr als 1 bereitstellen.
  • Die Verwendung einer Dünnfilmschicht aus einer amorphen Kupferlegierung als einer Unterlagenschicht zur Reduzierung von Elektromigration in einer aufgebrachten Metallverdrahtung, optional Kupfer, ist in EP-A-0725439 beschrieben.
  • Die Verwendung von Kohlenstoff-, Zinn- oder Calciumkupferlegierungen zur Bildung von Hauptleitern mit Elektromigrationsbeständigkeit in einer Zwischenverbindungsstruktur ist in EP-A-0751567 beschrieben.
  • Eine Kristallkeimschicht für eine elektrische Kupferzwischenverbindung, die Legierungen von Al und Cu beinhaltet, ist in US 5 549 808 gezeigt.
  • Kupfer-Kristallkeimschichten sind außerdem in JP-A-09069522 und US-A-5 316 474 gezeigt.
  • Daher besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung einer Zwischenverbindungsstruktur aus einer Kupferlegierung, welche nicht die Nachteile und Unzulänglichkeiten von herkömmlichen Kupfer-Zwischenverbindungsstrukturen aufweist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Zwischenverbindungsstruktur aus einer Kupferlegierung, die eine verbesserte Elektromigrationsbeständigkeit, verbesserte Hafteigenschaften und verbesserte andere Oberflächeneigenschaften aufweist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Zwischenverbindungsstruktur aus einer Kupferlegierung, die an der Grenzfläche zwischen einem Kupferlegierungs-Zwischenverbindungskörper und einem damit verbundenen elektronischen Bauelement eine Kristallkeimschicht verwendet.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Zwischenverbindungsstruktur aus einer Kupferlegierung bereitzustellen, indem eine Kupferlegierungs-Kristallkeimschicht zwischen einen Kupferleiterkörper und ein elektronisches Bauelement eingebaut wird, mit dem die Zwischenverbindung verbunden ist.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Zwischenverbindungsstruktur aus einer Kupferlegierung bereitzustellen, indem vor der Bildung des Kupferleiterkörpers eine Kupferlegierungs-Kristallkeimschicht aufgebracht wird, die wenigstens ein Element von Sn oder In enthält, um die Elektromigrationsbeständigkeit der Zwischenverbindungsstruktur zu verbessern.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Zwischenverbindungsstruktur aus einer Kupferlegierung bereitzustellen, indem vor der Bildung des Kupferleiterkörpers eine Kupferlegierungs-Kristallkeimschicht aufgebracht wird, die wenigstens ein Element beinhaltet, das aus Al, Mg, Be, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er Tm, Yb, Lu ausgewählt ist, und noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Zwischenverbindungsstruktur aus einer Kupferlegierung bereitzustellen, indem eine Kupferlegierungs-Kristallkeimschicht verwendet wird, die wenigstens ein Element enthält, das aus B, N, P, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Ag, Au, Zn oder Cd ausgewählt ist, um die Oberflächeneigenschaften der Zwischenverbindungsstruktur zu verbessern.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Bildung einer Zwischenverbindungsstruktur bereitzustellen, indem zuerst eine Kupferlegierungs-Kristallkeimschicht auf einem elektronischen Bauelement aufgebracht und dann ein Kupferleiterkörper auf der Kristallkeimschicht gebildet wird, so dass die Elektromigrationsbeständigkeit, die Korrosionsbeständigkeit und die Haftung der Zwischenverbindungsstruktur verbessert sind, wobei die Kristallkeimschicht Kupfer und wenigstens ein Element beinhaltet, das aus der Gruppe ausgewählt ist, die aus Sn und In besteht.
  • Offenbarung der Erfindung
  • Gemäß einem ersten Aspekt stellt die vorliegende Erfindung ein Verfahren zur Bildung einer Zwischenverbindungsstruktur bereit, um eine elektrische Verbindung zu einem elektronischen Bauelement bereitzustellen, das die Schritte umfasst: Aufbringen einer Kupferlegierungs-Kristallkeimschicht auf einem elektronischen Bauelement, wobei die Kupferlegierungs-Kristallkeimschicht Kupfer und 0,25 Atomprozent bis 1,5 Atomprozent entweder Sn oder In beinhaltet, und Bilden eines Leiterkörpers aus Kupfer oder einer Kupferlegierung auf der Kupferlegierungs-Kristallkeimschicht in engem Kontakt mit dieser.
  • Die Kupferlegierungs-Kristallkeimschicht weist vorzugsweise eine Dicke zwischen etwa 0,1 nm und etwa 100 nm auf, und des Weiteren bevorzugt weist die Kupferlegierungs-Kristallkeimschicht eine Dicke von vorzugsweise zwischen etwa 1 nm und etwa 100 nm auf.
  • Die Struktur beinhaltet vorzugsweise des Weiteren eine Diffusionsbarrierenschicht, auf der die Kupferlegierungs-Kristallkeimschicht aufgebracht wird, wobei die Diffusionsbarrierenschicht aus einem Material aufgebracht wird, das aus der Gruppe ausgewählt wird, die aus Ta, TaN, W, TaSiN, TiN, WN, WSiN, TiAlN und TiSiN besteht, wobei die Kupferlegierungs-Kristallkeimschicht auf die Barrierenschicht mittels einer Technik aufgebracht wird, die aus der Gruppe ausgewählt wird, die aus Sputtern, ionisiertem Sputtern, chemischer Gasphasenabscheidung, Aufdampfung und elektrochemischen Mitteln besteht.
  • Der im Wesentlichen aus Kupfer gebildete Körper wird vorzugsweise aus Kupfer und zwischen etwa 0,001 Gewichtsprozent und etwa 10 Gewichtsprozent von wenigstens einem legierenden Element gebildet, das aus der Gruppe ausgewählt wird, die aus C, N, Cl, O und S besteht.
  • Die Kupferlegierungs-Kristallkeimschicht wird vorzugsweise aus einer Metallverbindung, einer Metallfeststofflösung oder einem Zweiphasengemisch von Metallphasen gebildet, und die Kupferlegierungs-Kristallkeimschicht besteht aus Kupfer, das etwa 0,25 Atomprozent bis 1,5 Atomprozent Sn oder In enthält. Die Struktur wird entweder On-Chip oder Off-Chip verwendet. Die Struktur ist vorzugsweise ein Element, das aus der Gruppe ausgewählt ist, die aus einem Durchkontakt, einer Leitung, einem Stift und einer Verdrahtungsleitung für TAB, BGA oder PGA besteht, oder die Struktur ist eine Mehrebenenstruktur mit zwischen 2 und 10 Verdrahtungsebenen, und die Struktur ist auf einer zuvor aufgebrachten Schicht aus Metallsilicid oder W-Stift- oder lokalen W-Zwischenverbindungen gebildet.
  • Die Kupferlegierungs-Kristallkeimschicht beinhaltet außerdem vorzugsweise wenigstens ein Element, das aus der Gruppe ausgewählt ist, die aus Al, Mg, Be, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Pb, Dy, Ho, Er, Tm, Yb, Lu, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Re, Si und Ge besteht, wobei die Kupferlegierungs-Kristallkeimschicht einen spezifischen elektrischen Widerstand höher als der spezifische elektrische Widerstand des Kupferleiterkörpers aufweist.
  • Die Kupferlegierungs-Kristallkeimschicht beinhaltet außerdem vorzugsweise ein Element, das aus der Gruppe ausgewählt ist, die aus B, O, N, P, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Ag, Au, Zn und Cd besteht.
  • Die Kupferlegierungs-Kristallkeimschicht wird durch eine Technik aufgebracht, die aus der Gruppe ausgewählt ist, die aus reaktivem oder nicht-reaktivem Sputtern, ionisiertem Sputtern, chemischer Gasphasenabscheidung, Aufdampfung und elektrochemischen Mitteln besteht. Der Kupferleiterkörper wird durch Kupfer und zwischen etwa 0,001 Gewichtsprozent und etwa 10 Gewichtsprozent von wenigstens einem legierenden Element gebildet, das aus der Gruppe ausgewählt ist, die aus C, N, Cl und 0 besteht. Die Kupferlegierungs-Kristallkeimschicht wird mit einer Dicke zwischen etwa 0,1 nm und etwa 100 nm aufgebracht. Das Verfahren beinhaltet des Weiteren vorzugsweise den Schritt der Aufbringung einer Diffusionsbarrierenschicht auf dem elektronischen Bauelement vor dem Schritt zum Aufbringen der Kupferlegierungs-Kristallkeimschicht. Die Diffusionsbarrierenschicht wird aus einem Material aufgebracht, das aus der Gruppe ausgewählt ist, die aus Ti, Ta, Nb, Mo, TaN, W, WN, TiN, TaSiN, WSiN, TiAlN und TiSiN besteht. Die Zwischenverbindungsstruktur wird in mehreren Ebenen mit zwischen 2 und 10 Verdrahtungsebenen gebildet. In einer weiteren Ausführungsform beinhaltet die Kristallkeimschicht Kupfer und wenigstens ein Element, das aus der Gruppe ausgewählt ist, die aus Al, Mg, Be, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Re, Si und Ge besteht.
  • Somit wird eine Zwischenverbindungsstruktur aus einer Kupferlegierung bereitgestellt, die verbesserte Elektromigrationsbeständigkeit, Hafteigenschaften und andere Oberflächeneigenschaften aufweist, indem eine zusätzliche Kupferlegierungs-Kristallkeimschicht verwendet wird, die zwischen den Kupferleiterkörper und das elektronische Bauelement geschichtet ist.
  • Kurzbeschreibung der Zeichnungen
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen ersichtlich, in denen:
  • 1 eine vergrößerte Querschnittansicht eines herkömmlichen Zwischenverbindungssystems ist, das eine Kupferlegierung verwendet,
  • 2 eine vergrößerte perspektivische Ansicht einer elektronischen Struktur ist, in die das Zwischenverbindungssystem der vorliegenden Erfindung eingebaut ist,
  • 3A eine vergrößerte Querschnittansicht einer Öffnung zur Bildung eines Zwischenverbindungssystems der vorliegenden Erfindung ist, die eine darin aufgebrachte Diffusionsbarrierenschicht aufweist,
  • 3B eine vergrößerte Querschnittansicht der Öffnung zur Bildung des Zwischenverbindungssystems der vorliegenden Erfindung von 3A ist, die eine darin aufgebrachte Kupferlegierungs-Kristallkeimschicht aufweist,
  • 3C eine vergrößerte Querschnittansicht der Öffnung zur Bildung des Zwischenverbindungssystems der vorliegenden Erfindung von 3B ist, die ein darin aufgebrachtes Kupferleitermaterial aufweist,
  • 3D eine vergrößerte Querschnittansicht des Zwischenverbindungssystems der vorliegenden Erfindung von 3C ist, bei der das überschüssige Kupfer entfernt ist,
  • 4A eine vergrößerte Querschnittansicht einer Öffnung zur Bildung des Zwischenverbindungssystems der vorliegenden Erfindung einer Doppeldamaszenerstruktur ist, die eine darin aufgebrachte Diffusionsbarrierenschicht aufweist,
  • 4B eine vergrößerte Querschnittansicht der Öffnung zur Bildung der Zwischenverbindungsstruktur der vorliegenden Erfindung von 4A ist, die eine auf der Oberseite der Diffusionsbarrierenschicht aufgebrachte Kupferlegierungs-Kristallkeimschicht aufweist,
  • 4C eine vergrößerte Querschnittansicht der Öffnung zur Bildung der Zwischenverbindungsstruktur der vorliegenden Erfindung von 4B ist, die eine darin aufgebrachte Kupferlegierung aufweist,
  • 4D eine vergrößerte Querschnittansicht der Zwischenverbindungsstruktur der vorliegenden Erfindung von 4C ist, bei der das überschüssige Kupfer entfernt ist.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Die vorliegende Erfindung stellt eine neuartige Zwischenverbindungsstruktur zum Aufbau einer elektrischen Verbindung mit einem elektronischen Bauelement unter Verwendung eines Kupferleiterkörpers und einer Kupferlegierungs-Kristallkeimschicht bereit, die zwischen den Leiterkörper und das elektronische Bauelement derart geschichtet ist, dass die Elektromigrationsbeständigkeit, die Hafteigenschaft und weitere Oberflächeneigenschaften verbessert sind.
  • Die vorliegende Erfindung offenbart des Weiteren ein neuartiges Verfahren zur Bildung einer Zwischenverbindungsstruktur zur Bereitstellung einer elektrischen Verbindung mit einem elektronischen Bauelement, die eine verbesserte Haftung zu dem Bauelement aufweist, indem zuerst eine Kupferlegierungs-Kristallkeimschicht auf dem elektronischen Bauelement aufgebracht wird, bevor ein Kupferleiterkörper auf der Oberseite der Kristallkeimschicht gebildet wird. Die Kristallkeimschicht kann durch Kupfer und wenigstens ein Element aus Al, Mg, Be, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Re, Si oder Ge gebildet werden. Ein ähnliches Verfahren zur Bildung einer Zwischenverbindungsstruktur, das eine verbesserte Elektromigrationsbeständigkeit der Struktur aufweist, wird bereitgestellt, indem eine Kupferlegierungs-Kristallkeimschicht verwendet wird, die durch Kupfer und wenigstens ein legierendes Element aus Sn, In, Zr, Ti, C, O, N, Cl oder S aufgebracht wird. Ein weiteres ähnliches Verfahren zur Bildung eines Leiters zur Bereitstellung einer elektrischen Verbindung mit einem elektronischen Bauelement, das verbesserte Oberflächeneigenschaften auf dem elektronischen Bauelement aufweist, wird durch Verwenden einer Kupferlegierungskristallkeimschicht bereitgestellt, die aus Kupfer und wenigstens einem Element aus B, O, N, P, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Ag, Au, Zn oder Cd besteht.
  • Nunmehr wird auf 2 Bezug genommen, in der eine vergrößerte, perspektivische Ansicht einer Zwischenverbindungsstruktur 50 der vorliegenden Erfindung gezeigt ist. Die Zwischenverbindungsstruktur 50 ist auf einem Substrat 52 aufgebaut, das Silicium oder ein anderes Halbleitermaterial sein kann, in dem elektronische Bauelemente enthalten sind. Das Bauelement 66 mit W-Stiften und lokalen Zwischenverbindungen 62 ist auf einem halbleitenden Substrat 52 aufgebaut. Vertikale Verbindungen zwischen Verdrahtungsebenen sind durch eine Cu-Stiftstruktur 60 und eine W-Stiftstruktur 62 bereitgestellt, welche die Verdrahtung mit dem Bauelementkontakt 64 verbinden. Das allgemein gezeigte Bauelement 66 repräsentiert einen CMOS-Transistor, kann jedoch jedes beliebige elektronische Bauelement sein.
  • Um die Diffusion von Kupfer in die Isolatoren 54 oder das Bauelement 66 zu verhindern, werden normalerweise Diffusions-/Haftbarrierenschichten verwendet, um das Kupfer 46, 60 und 56 zu umgeben. Die Diffusions-/Haftbarrierenschichten können isolierende Schichten 70 oder leitende Schichten 72 sein. Die leitende Diffusionsbarrierenschicht 72 stellt außerdem eine Haftung für das Kupfer an den darunterliegenden Materialien bereit, auch wenn sie in diesem Dokument einfach als Barrierenschicht bezeichnet wird. Außerdem sind in 2 die Kristallkeimschichten 76 und 78 gezeigt, die normalerweise unter den Kupferleiterhauptschichten 46, 60 und 56 aufgebracht sind. Die Orte und Funktionen der Kristallkeimschichten werden in Bezug auf zwei Verfahren zur Herstellung der Zwischenverbindungsstrukturen beschrieben, d.h. einen Einzeldamaszenerprozess und einen Doppeldamaszenerprozess.
  • Ein Einzeldamaszenerprozess zur Herstellung der neuartigen Zwischenverbindungsstruktur der vorliegenden Erfindung ist in den 3A bis 3D gezeigt. In 3A ist die Struktur einer Leitung oder eines Stifts 46 gezeigt. Zuerst werden eine Isolatorschicht 100 und eine Diffusions-/Haftbarrierenschicht 101 aufgebracht. Die Überzugschicht 72 wird auf der Oberseite einer Nitrid-Ätzstoppschicht 101 aufgebracht. Dies ist ein Herstellungsverfahren, das als Einzeldamaszenerprozess bekannt ist. Als nächstes wird eine Kristallkeimschicht 78 über der Barrierenschicht 72 aufgebracht, wie in 3B gezeigt. Das für die Kristallkeimschicht verwendete Material und sein Depositionsverfahren werden in einem späteren Abschnitt angegeben, da zum Erzielen verschiedener Eigenschaftsverbesserungen verschiedene Materialen bevorzugt sind.
  • Die Funktion der Kristallkeimschicht 78 besteht darin, eine Basis bereitzustellen, auf der eine Hauptleiterschicht aufgebracht werden kann. Dies ist in 3C gezeigt, wobei eine Hauptleiterschicht 82 auf der Oberseite der Kristallkeimschicht 78 aufgebracht wird. Um den Verdrahtungsschritt in dem Einzeldamaszenerprozess abzuschließen, wird das überschüssige Kupfer durch ein Verfahren planarisiert, wie chemisch-mechanisches Polieren, so dass der überschüssige Oberseitenhauptleiter 82, die Kristallkeimschicht 78 und die Barrierenschicht 72 entfernt werden, während ein isolierter Stift oder eine isolierte Leitung 64 belassen werden. Schließlich wird eine Isolatorbarrierenschicht aufgebracht, wie in 3D gezeigt. Die gleiche Prozedur kann für die nächste Verdrahtungsebene und/oder Stifte wiederholt werden, um eine Mehrebenen-Zwischenverbindungsstruktur aufzubauen.
  • In einem zweiten Verfahren zur Herstellung des neuartigen Zwischenverbindungssystems der vorliegenden Erfindung, das allgemein als Doppeldamaszenerprozess bekannt ist, werden sowohl ein Stift als auch eine Leitungsebene in dem gleichen Prozessschritt gefertigt, zum Beispiel die Leitungsebene 56 und der Stift 60, wie in 2 gezeigt. Nunmehr wird auf 4A Bezug genommen, in der zuerst eine Barrierenschicht 72 in einer kombinierten Leitungs-/Stiftöffnung 84 aufgebracht wird. In dem nächsten Schritt des Prozesses wird eine Kristallkeimschicht 76 auf der Oberseite der Barrierenschicht 72 aufgebracht, wie in 4B gezeigt. Dann wird eine Hauptleiterschicht 90 aufgebracht, um die Leitungs-/Stiftöffnung 84 zu füllen. Dies ist in 4C gezeigt. Dann wird ein Planarisierungsschritt durch eine Technik wie chemisch-mechanisches Polieren durchgeführt, um die Verdrahtungsstruktur der Leitung 56 und des Stifts 60 fertigzustellen. Es ist zu erwähnen, dass in diesem Doppeldamaszenerprozess eine Siliciumnitrid-Ätzstoppschicht 70 bei der Bildung sowohl der Leitung 56 als auch des Stiftes 60 verwendet wird oder weggelassen werden kann. Eine letzte Passivierungs- und Ätzstoppschicht 101 aus Siliciumnitrid wird aufgebracht, wie in 4D gezeigt.
  • Die von der neuartigen Zwischenverbindungsstruktur der vorliegenden Erfindung verwendete Kristallkeimschicht dient verschiedenen erwünschten Funktionen. Zum Beispiel ist eine Kristallkeimschicht in einem chemischen Gasphasenabscheidungsprozess für einen Kupferhauptleiter wünschenswert, um chemische Reaktionen zu initiieren, die zur Deposition von Kupfer führen. Für einen Elektroplattierungsprozess zur Bildung eines Kupferhauptleiters ist eine Kristallkeimschicht wünschenswert, um den Elektroden elektrische Kontinuität zu verleihen, die den Plattierungsstrom zuführen. Für einen Hochtemperaturaufschmelzsputter- oder einen chemischen Gasphasenabscheidungsprozess für einen Kupferhauptleiter ist eine dünne Schicht wünschenswert, um eine Oberfläche mit guten Benetzungs- und Nukleationswachstumseigenschaften bereitzustellen.
  • Der Kupferhauptleiterkörper wird typischerweise nicht aus reinem Kupfer sondern aus einem Gemisch von Kupfer mit einem legierenden Element wie C, N, O, Cl oder S, von denen sich gezeigt hat, dass sie die Zuverlässigkeit des Kupferleiters verbessern, oder aus einer Legierung von Kupfer mit anderen Metallen gebildet, von denen sich ebenfalls gezeigt hat, dass sie die Zuverlässigkeit verbessern. Das vorstehende legierende Element in der Legierung kann im Bereich von etwa 0,001 Gewichtsprozent bis etwa 10 Gewichtsprozent vorliegen.
  • Die neuartige Kristallkeimschicht der vorliegenden Erfindung zum Aufbringen eines Kupferleiterkörpers kann aus einer Kupferlegierung gebildet werden. Durch die geeignete Auswahl der Zusammensetzung der Legierungskristallkeimschicht kann die Kristallkeimschicht die Eigenschaften aufweisen, die für die Deposition des Kupferleiterkörpers mit hoher Qualität notwendig ist, während die Zuverlässigkeit des Gesamtkompositleiters nicht verschlechtert wird. Die Zusammensetzung und die Struktur einer Kristallkeimschicht müssen nicht gleich wie die Zusammensetzung und die Struktur des Kupferhauptleiterkörpers sein. Zum Beispiel kann die Kristallkeimschicht eine Legierung mit einem höheren spezifischen elektrischen Widerstand sein als das Hauptleiterkupfer. Solange die Querschnittfläche, die von der Kristallkeimschicht belegt ist, ein kleiner Bruchteil der gesamten Leiterquerschnittfläche ist, ist der Gesamtleitungswiderstand durch den spezifischen elektrischen Widerstand des Hauptleiters bestimmt und wird daher durch die Kristallkeimschicht nicht unerwünscht erhöht. Es ist außerdem zu erwähnen, dass die momentane "Metalllegierung", die in dieser Anmeldung verwendet wird, Metallverbindungen ebenso wie Feststofflösungen oder Zweiphasengemische von Metallphasen beinhaltet.
  • Die neuartige Kristallkeimschicht der vorliegenden Erfindung kann daher so gewählt werden, dass sie eine verbesserte Elektromigrationsbeständigkeit, eine verbesserte Haftung an der darunterliegenden Diffusionsbarrierenschicht und verbesserte Oberflächeneigenschaften bereitstellt, die für eine Aufbringung des Kupferhauptleiterkörpers geeignet sind. Die neuartigen Zusammensetzungen von Kupferlegierungen, von denen sich gezeigt hat, dass sie die Elektromigrationsbeständigkeit gegenüber reinem Kupfer verbessern, beinhalten Cu(Sn) und Cu(In). Die neuartige Zwischenverbindungsstruktur der vorliegenden Erfindung verwendet außerdem Kupferlegierungen als Kristallkeimschichten, welche die Hafteigenschaften relativ zu reinem Kupfer verbessern und Cu(Al), Cu(Mg) sowie Legierungen von Cu mit anderen reaktiven Metallen beinhalten, wie Be, Ca, Sr, Ba, Sc, Y, La und Elementen der Seltenen Erden Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb und Lu sowie Hf, V, Mb, Ta, Cr, Mo, W, Mn, Re, Si und Ge.
  • Die neuartige zwischenverbindungsstruktur der vorliegenden Erfindung verwendet außerdem zusätzliche legierende Elemente, welche Oberflächeneigenschaften für die Kristallkeimschicht verbessern, die B, O, N, P, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Ag, Au, Zn und Cd beinhalten. Es wurde festgestellt, dass Kupferlegierungen, die eine Oberfläche bereitstellen, die für eine Deposition des Kupferhauptleiterkörpers geeignet ist, jene beinhalten, die kein überschüssiges Maß an Oberflächenoxid bilden. Daher kann die Legierungskristallkeimschicht aus Kupfer zusammen mit einem oder mehreren der vorstehenden legierenden Elemente gebildet werden, um die beste Kombination von Elektromigrationsbeständigkeit, Haft- und Oberflächeneigenschaften zu erhalten. Ein typisches Beispiel der vorliegenden Erfindung ist eine Kupferlegierung mit 0,25 Atomprozent bis 1,5 Atomprozent Sn oder In. Die Elektromigrationslebensdauer von Cu(Sn) oder Cu(In) übersteigt jene von reinem Cu beträchtlich. Außerdem ist es im Temperaturbereich von 300°C bis 450°C möglich, Cu, Sn oder In zu interdiffundieren und Sn oder In an der Cu-Oberfläche zu akkumulieren.
  • In einer weiteren bevorzugten Ausführungsform der neuartigen Zwischenverbindungsstruktur der vorliegenden Erfindung kann auch eine Kristallkeimschicht verwendet werden, welche die gleiche Schicht wie die Barrierenschicht ist. Die Eigenschaften der Kristallkeimschicht müssen den Anforderungen einer adäquaten Haftung und Diffusionsbarriereneffektivität genügen, zuzüglich der Bereitstellung der Kristallkeimeigenschaften der normalerweise separierten Kristallkeimschicht.
  • In noch einer weiteren bevorzugten Ausführungsform der neuartigen Zwischenverbindungsstruktur der vorliegenden Erfindung können die Barrierenschicht und die Kristallkeimschicht derart strukturiert sein, dass ihre Eigenschaften von einer Grenzfläche zur anderen abgestuft sind. Die Zusammensetzung und Struktur kann zum Beispiel für eine Haftung an der unteren Grenzfläche optimiert sein, indem zum Beispiel reaktive Metallbestandteile enthalten sind. In der Mitte der Barrieren-/Kristallkeimschicht sind die Zusammensetzung und Struktur für die Diffusionsbarriereneffektivität optimiert, indem zum Beispiel hochschmelzende Metallnitride mit einer amorphen Mikrostruktur enthalten sind. An der Oberseite der Barrieren-/Kristallkeimschicht sind die Zusammensetzung und Struktur für die Kristallkeimbildung und die Haftung des Kupferhauptleiterkörpers optimiert, indem zum Beispiel Kupfer oder Silber enthalten sind. Dies sollte entweder durch eine sequentielle Deposition von Schichten oder durch eine Deposition einer abgestuften Zusammensetzungsstrukur in einem einzigen Depositionsprozess erzielt werden.
  • Die vorteilhafte Legierungskristallkeimschicht der vorliegenden Erfindung kann durch viele verschiedene Verfahren hergestellt werden. Im Allgemeinen wird die Kristallkeimschicht auf einer darunterliegenden Barrierenschicht aufgebracht, die Materialien wie Ti, Nb, Mo, Ta, TaN, W, WN, TiN, TaSiN, WSiN, TiAlN, TiSiN enthalten kann. Die Kristallkeimschicht kann durch reaktives oder nicht reaktives Sputtern von einem einzelnen Legierungstarget oder von mehreren Targets durch ionisiertes Sputtern, das ionisierte Spezies zu dem Substrat leitet, durch chemische Gasphasenabscheidung, durch Aufdampfung oder durch elektrochemische Mittel aufgebracht werden. Die Legierungskristallkeimschicht kann auch durch sequentielle Deposition von Kupfer und dem legierenden Element aufgebracht werden, das dann durch eine geeignete Wärmebehandlung interdiffundiert werden kann.
  • Eine geeignete Dicke für die neuartige Kristallkeimschicht der vorliegenden Erfindung kann im Bereich von mehreren Monoschichten mit weniger als 1 nm, d.h. 0,1 nm, bis zu etwa 100 nm in Submikrometerlinienbreiten oder bis zu etwa 20% der Linienbreite bei breiteren Linien liegen. Ein bevorzugter Bereich für die Dicke liegt zwischen etwa 1 nm und etwa 100 nm.
  • Beispiel
  • Ein spezifisches Beispiel der neuartigen Metalllegierungs-Kristallkeimschicht der vorliegenden Erfindung ist eine Struktur, die eine Kristallkeimschicht aus einer Kupferlegierung mit 0,25 Atomprozent bis 1,5 Atomprozent Sn oder In enthält. Wie in den 2, 3A bis 3D gezeigt, kann die Zwischenverbindungsstruktur Hauptkörperleiterabmessungen von weniger als 0,5 μm Linienbreite bei den unteren Verdrahtungsebenen und weniger als 1 μm bis 2 μm bei den höheren Ebenen aufweisen. Die Dicke der Zwischenebenenisolatoren kann weniger als 1 μm oder mehr als 1 μm sein, typischerweise zum Beispiel 0,5 μm bis 1,5 μm. Diese Isolatormaterialien können typischerweise Si und 0 enthalten und können F enthalten, können polymeres Material sein und können porös sein. Die isolierende Diffusionsbarrierenschicht weist typischerweise eine Dicke zwischen 10 nm und 100 nm auf und kann typischerweise Si und N enthalten oder kann aus polymeren Materialien bestehen. Die leitende Diffusionsbarrierenschicht kann eine Dicke von etwa 10 nm aufweisen oder im Bereich von mehreren nm bis 100 nm liegen. Sie kann Ta, Ti, W, Nb, Mo, Si, N, Cl, Oenthalten und kann amorph oder polykristallin sein. Beispielsweise kann TaN, TiN oder TaSiN geeignet verwendet werden.
  • Die Kristallkeimschicht der vorliegenden Erfindung kann eine Legierung von Cu mit 0,25 Atomprozent bis 1,5 Atomprozent Sn sein, die durch Sputtern von einem Legierungstarget aufgebracht wird. Ihre Dicke kann im Bereich zwischen etwa 0,1 nm bis etwa 100 nm liegen und bevorzugter zwischen etwa 1 nm und etwa 100 nm liegen. Der Kupferhauptleiterkörper kann durch chemische Gasphasenabscheidung oder durch elektrochemische Mittel aufgebracht werden und kann eine Gesamtdicke zwischen etwa 0,2 μm und etwa 1,5 μm aufweisen. Nach Ausführung eines Planarisierungsprozesses durch ein chemisch-mechanisches Polierverfahren können das überschüssige Kupfer, die Kristallkeimschicht und die Diffusions-/Haftungsschichten entfernt werden. Die Abfolge der Fertigung in dem Doppeldamaszenerprozess ist im Wesentlichen die gleiche wie bei dem Einzeldamaszenerprozess für die Materialien der Barriere, der Kristallkeimschicht und des Kupferhauptleiters, mit der Ausnahme, dass sowohl die Verdrahtungsebene als auch die Stiftebene in einer einzigen Prozesssequenz fertiggestellt werden.
  • Es ist zu erwähnen, dass Legierungskristallkeimschichten für Kupferzwischenverbindungen, während die vorliegende Erfindung in dem vorstehenden Beispiel dargestellt wurde, von jeglichen Halbleiterstrukturen in hochentwickelten Chipanwendungen oder Anzeigeeinheitsanwendungen vorteilhaft verwendet werden können.
  • Die vorliegende Erfindung offenbart eine Zwischenverbindungsstruktur zur Bereitstellung einer elektrischen Verbindung mit einem elektronischen Bauelement, die einen Körper, der im Wesentlichen aus Kupfer gebildet ist, und eine Kristallkeimschicht aus einer Kupferlegierung beinhaltet, die zwischen den Leiterkörper aus Kupfer und das elektronische Bauelement geschichtet ist, um die Elektromigrationsbeständigkeit, die Hafteigenschaft und andere Oberflächeneigenschaften der Zwischenverbindungsstruktur zu verbessern. Die vorliegende Erfindung offenbart außerdem Verfahren zur Bildung einer Zwischenverbindungsstruktur zur Bereitstellung elektrischer Verbindungen zu einem elektronischen Bauelement, indem zuerst eine Kristallkeimschicht aus einer Kupferlegierung auf einem elektronischen Bauelement aufgebracht und dann ein Leiterkörper aus Kupfer auf der Kristallkeimschicht gebildet wird, der sich eng mit der Schicht verbindet, so dass die Elektromigrationsbeständigkeit, die Haftung und andere Oberflächeneigenschaften der Zwischenverbindungsstruktur verbessert sind.

Claims (9)

  1. Verfahren zur Bildung einer Zwischenverbindungsstruktur zur Bereitstellung einer elektrischen Verbindung zu einem elektronischen Bauelement (65), das die Schritte umfasst: Aufbringen einer Kristallkeimschicht (76) aus einer Kupferlegierung auf einem elektronischen Bauelement, wobei die Kristallkeimschicht aus der Kupferlegierung Kupfer und 0,25 Atomprozent bis 1,5 Atomprozent entweder Sn oder In beinhaltet, und Bilden eines Leiterkörpers (56) aus Kupfer oder einer Kupferlegierung auf der Kristallkeimschicht aus der Kupferlegierung in engem Kontakt zu derselben.
  2. Verfahren nach Anspruch 1, das den weiteren Schritt einer Erwärmung der Struktur im Temperaturbereich von 300°C bis 450°C umfasst, um so Sn oder In in den Leiterkörper aus Kupfer oder einer Kupferlegierung einzudiffundieren.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem der Bildungsschritt Elektroplattieren ist.
  4. Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem die Zwischenverbindungsstruktur des Weiteren eine isolierende Schicht (54) beinhaltet, wobei sich der Leiterkörper in einer Vertiefung in der isolierenden Schicht befindet und der Schritt des Aufbringens der Kristallkeimschicht die Wände der Vertiefung zwischen dem Leiterkörper und der isolierenden Schicht auskleidet.
  5. Verfahren nach irgendeinem vorhergehenden Anspruch, wobei die Kristallkeimschicht aus der Kupferlegierung aus einer Metallverbindung, einer Metallfeststofflösung oder einem Zweiphasengemisch von Metallphasen gebildet wird.
  6. Verfahren nach irgendeinem vorhergehenden Anspruch, wobei die Kristallkeimschicht aus der Kupferlegierung außerdem wenigstens ein Element beinhaltet, das aus der Gruppe ausgewählt ist, die aus Al, Mg, Be, Ca, Sr, Ba, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Pb, Dy, Ho, Er, Tm, Yb, Lu, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Re, Si und Ge besteht.
  7. Verfahren nach irgendeinem vorhergehenden Anspruch, wobei die Kristallkeimschicht aus der Kupferlegierung außerdem Kupfer und wenigstens ein Element beinhaltet, das aus der Gruppe ausgewählt ist, die aus B, O, N, P, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Ag, Au, Zn und Cd besteht.
  8. Verfahren nach irgendeinem vorhergehenden Anspruch, wobei der im Wesentlichen aus Kupfer gebildete Körper aus Kupfer und zwischen etwa 0,001 Gewichtsprozent und etwa 10 Gewichtsprozent von wenigstens einem Legierungselement gebildet wird, das aus der Gruppe ausgewählt ist, die aus C, N, Cl, O und S besteht.
  9. Verfahren nach irgendeinem vorhergehenden Anspruch, das ein Damaszener-Prozess ist.
DE69929496T 1998-04-27 1999-03-09 Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst Expired - Lifetime DE69929496T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67851 1998-04-27
US09/067,851 US6181012B1 (en) 1998-04-27 1998-04-27 Copper interconnection structure incorporating a metal seed layer

Publications (2)

Publication Number Publication Date
DE69929496D1 DE69929496D1 (de) 2006-04-06
DE69929496T2 true DE69929496T2 (de) 2006-08-24

Family

ID=22078850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69929496T Expired - Lifetime DE69929496T2 (de) 1998-04-27 1999-03-09 Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst

Country Status (9)

Country Link
US (2) US6181012B1 (de)
EP (1) EP0954027B1 (de)
JP (1) JP3121589B2 (de)
KR (1) KR100339179B1 (de)
CN (1) CN1150619C (de)
DE (1) DE69929496T2 (de)
MY (1) MY126479A (de)
SG (1) SG77224A1 (de)
TW (1) TW418517B (de)

Families Citing this family (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6455937B1 (en) 1998-03-20 2002-09-24 James A. Cunningham Arrangement and method for improved downward scaling of higher conductivity metal-based interconnects
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
KR100267108B1 (ko) * 1998-09-16 2000-10-02 윤종용 다층배선을구비한반도체소자및그제조방법
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
JP2000349085A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
US6365511B1 (en) * 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
US6551872B1 (en) * 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7655555B2 (en) * 1999-08-27 2010-02-02 Texas Instruments Incorporated In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6432819B1 (en) * 1999-09-27 2002-08-13 Applied Materials, Inc. Method and apparatus of forming a sputtered doped seed layer
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6479389B1 (en) * 1999-10-04 2002-11-12 Taiwan Semiconductor Manufacturing Company Method of doping copper metallization
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP3925780B2 (ja) * 1999-12-15 2007-06-06 エー・エス・エムジニテックコリア株式会社 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法
JP3821624B2 (ja) * 1999-12-17 2006-09-13 シャープ株式会社 半導体装置の製造方法
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6503375B1 (en) * 2000-02-11 2003-01-07 Applied Materials, Inc Electroplating apparatus using a perforated phosphorus doped consumable anode
JP4537523B2 (ja) * 2000-02-16 2010-09-01 富士通株式会社 Ｃｕ系埋込配線のパルスメッキ方法
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
TW503518B (en) * 2000-04-19 2002-09-21 Ibm Interconnect via structure and method
US6797608B1 (en) 2000-06-05 2004-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming multilayer diffusion barrier for copper interconnections
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6416812B1 (en) * 2000-06-29 2002-07-09 International Business Machines Corporation Method for depositing copper onto a barrier layer
US6541861B2 (en) * 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
US6501180B1 (en) * 2000-07-19 2002-12-31 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US6368954B1 (en) * 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition
US6309959B1 (en) * 2000-08-03 2001-10-30 Advanced Micro Devices, Inc. Formation of self-aligned passivation for interconnect to minimize electromigration
US6683002B1 (en) * 2000-08-10 2004-01-27 Chartered Semiconductor Manufacturing Ltd. Method to create a copper diffusion deterrent interface
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP3686325B2 (ja) * 2000-10-26 2005-08-24 松下電器産業株式会社 半導体装置及びその製造方法
US6417566B1 (en) * 2000-11-01 2002-07-09 Advanced Micro Devices, Inc. Void eliminating seed layer and conductor core integrated circuit interconnects
US6498397B1 (en) * 2000-11-06 2002-12-24 Advanced Micro Devices, Inc. Seed layer with annealed region for integrated circuit interconnects
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
US6504251B1 (en) * 2000-11-18 2003-01-07 Advanced Micro Devices, Inc. Heat/cold amorphized barrier layer for integrated circuit interconnects
JP2002164428A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6358848B1 (en) * 2000-11-30 2002-03-19 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed
US6291348B1 (en) * 2000-11-30 2001-09-18 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
US6469387B1 (en) * 2000-11-30 2002-10-22 Advanced Micro Devices, Inc. Semiconductor device formed by calcium doping a copper surface using a chemical solution
US6657303B1 (en) * 2000-12-18 2003-12-02 Advanced Micro Devices, Inc. Integrated circuit with low solubility metal-conductor interconnect cap
US6979646B2 (en) * 2000-12-29 2005-12-27 Intel Corporation Hardening of copper to improve copper CMP performance
KR101050377B1 (ko) * 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6528412B1 (en) * 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6426293B1 (en) 2001-06-01 2002-07-30 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
DE10296935T5 (de) * 2001-06-14 2004-04-22 Mattson Technology Inc., Fremont Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
US6506668B1 (en) 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6531780B1 (en) * 2001-06-27 2003-03-11 Advanced Micro Devices, Inc. Via formation in integrated circuit interconnects
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
EP1418619A4 (de) * 2001-08-13 2010-09-08 Ebara Corp Halbleiterbauelemente und herstellungsverfahren dafür und plattierungslösung
JP2005528776A (ja) * 2001-09-26 2005-09-22 アプライド　マテリアルズ　インコーポレイテッド バリア層とシード層の一体化
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
DE10154500B4 (de) * 2001-11-07 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand
US7696092B2 (en) * 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6515368B1 (en) * 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
US6642133B2 (en) 2001-12-20 2003-11-04 Intel Corporation Silicon-on-insulator structure and method of reducing backside drain-induced barrier lowering
TW571389B (en) 2001-12-25 2004-01-11 Nec Electronics Corp A copper interconnection and the method for fabricating the same
US6660633B1 (en) * 2002-02-26 2003-12-09 Advanced Micro Devices, Inc. Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
US7341947B2 (en) * 2002-03-29 2008-03-11 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates
US6472310B1 (en) * 2002-04-08 2002-10-29 Advanced Micro Devices, Inc. Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6958290B2 (en) 2002-05-03 2005-10-25 Texas Instruments Incorporated Method and apparatus for improving adhesion between layers in integrated devices
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
US20040061237A1 (en) * 2002-09-26 2004-04-01 Advanced Micro Devices, Inc. Method of reducing voiding in copper interconnects with copper alloys in the seed layer
KR100919378B1 (ko) * 2002-10-28 2009-09-25 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 및 이의 형성 방법
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
JP4794802B2 (ja) 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
US6806192B2 (en) * 2003-01-24 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of barrier-less integration with copper alloy
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7101790B2 (en) * 2003-03-28 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a robust copper interconnect by dilute metal doping
CN1317755C (zh) * 2003-04-10 2007-05-23 联华电子股份有限公司 制作钨插塞的方法
JP4177192B2 (ja) * 2003-08-05 2008-11-05 株式会社日立ハイテクノロジーズ プラズマエッチング装置およびプラズマエッチング方法
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US7189292B2 (en) * 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
US7235487B2 (en) * 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
JP2005019979A (ja) * 2004-05-31 2005-01-20 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7709958B2 (en) * 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
US7119018B2 (en) * 2004-07-09 2006-10-10 International Buisness Machines Corporation Copper conductor
US7327033B2 (en) * 2004-08-05 2008-02-05 International Business Machines Corporation Copper alloy via bottom liner
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
US7078810B2 (en) * 2004-12-01 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
KR101165217B1 (ko) * 2004-12-21 2012-07-17 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US20060154102A1 (en) * 2005-01-10 2006-07-13 Chih-Yuan Wang Soft thin laminated substrate
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
US7247946B2 (en) * 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
WO2006095990A1 (en) * 2005-03-11 2006-09-14 Lg Chem, Ltd. An lcd device having a silver capped electrode
US7285496B2 (en) * 2005-04-28 2007-10-23 Intel Corporation Hardening of copper to improve copper CMP performance
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
US7301236B2 (en) * 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via
KR100702797B1 (ko) * 2005-12-09 2007-04-03 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
JP4485466B2 (ja) * 2005-12-27 2010-06-23 株式会社神戸製鋼所 半導体装置の配線用金属薄膜及び半導体装置用配線
KR100717909B1 (ko) * 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
US7367113B2 (en) * 2006-04-06 2008-05-06 United Microelectronics Corp. Method for fabricating a transformer integrated with a semiconductor structure
CN100454516C (zh) * 2006-04-17 2009-01-21 联华电子股份有限公司 整合于半导体集成电路结构的变压器的制作方法
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
DE102007050610A1 (de) * 2006-10-24 2008-05-08 Denso Corp., Kariya Halbleitervorrichtung, Verdrahtung einer Halbleitervorrichtung und Verfahren zum Bilden einer Verdrahtung
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
KR20080061030A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US20080157375A1 (en) * 2006-12-27 2008-07-03 Dongbu Hitek Co., Ltd. Semiconductor device having a metal interconnection and method of fabricating the same
US20080164613A1 (en) * 2007-01-10 2008-07-10 International Business Machines Corporation ULTRA-THIN Cu ALLOY SEED FOR INTERCONNECT APPLICATION
US20080258304A1 (en) * 2007-04-23 2008-10-23 Denso Corporation Semiconductor device having multiple wiring layers
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
US7642189B2 (en) * 2007-12-18 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Synergy effect of alloying materials in interconnect structures
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US7897514B2 (en) * 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier
US7843063B2 (en) * 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
JP5135002B2 (ja) * 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
JP2008252103A (ja) * 2008-04-21 2008-10-16 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP4790782B2 (ja) * 2008-11-04 2011-10-12 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
US8053861B2 (en) 2009-01-26 2011-11-08 Novellus Systems, Inc. Diffusion barrier layers
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US7951708B2 (en) * 2009-06-03 2011-05-31 International Business Machines Corporation Copper interconnect structure with amorphous tantalum iridium diffusion barrier
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
US8336204B2 (en) 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
JP5463794B2 (ja) * 2009-08-24 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
JP5463801B2 (ja) * 2009-08-28 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9926639B2 (en) * 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US8779589B2 (en) 2010-12-20 2014-07-15 Intel Corporation Liner layers for metal interconnects
CN102117796A (zh) * 2011-01-28 2011-07-06 复旦大学 一种集成电路铜互连结构及其制备方法
US8658533B2 (en) 2011-03-10 2014-02-25 International Business Machines Corporation Semiconductor interconnect structure with multi-layered seed layer providing enhanced reliability and minimizing electromigration
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
WO2012169405A1 (ja) * 2011-06-06 2012-12-13 三菱マテリアル株式会社 電子機器用銅合金、電子機器用銅合金の製造方法、電子機器用銅合金塑性加工材、及び電子機器用部品
CN102437100A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法
US8648465B2 (en) 2011-09-28 2014-02-11 International Business Machines Corporation Semiconductor interconnect structure having enhanced performance and reliability
CN103094184B (zh) * 2011-10-31 2015-04-01 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法
JP2013105753A (ja) * 2011-11-10 2013-05-30 Toshiba Corp 半導体装置の製造方法
JP5903842B2 (ja) 2011-11-14 2016-04-13 三菱マテリアル株式会社 銅合金、銅合金塑性加工材及び銅合金塑性加工材の製造方法
US9093164B2 (en) * 2011-11-17 2015-07-28 International Business Machines Corporation Redundant via structure for metal fuse applications
CN102437144A (zh) * 2011-12-06 2012-05-02 西安交通大学 一种Ru-RuO/Ru-Ge-Cu自形成双层非晶扩散阻挡层及其制备方法
CN102437145A (zh) * 2011-12-06 2012-05-02 西安交通大学 一种自形成梯度Zr/ZrN双层扩散阻挡层及其制备方法
US9685404B2 (en) 2012-01-11 2017-06-20 International Business Machines Corporation Back-end electrically programmable fuse
US8497202B1 (en) * 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
US9548276B2 (en) * 2012-04-18 2017-01-17 Win Semiconductors Corp. Structure of backside copper metallization for semiconductor devices and a fabrication method thereof
US9059176B2 (en) 2012-04-20 2015-06-16 International Business Machines Corporation Copper interconnect with CVD liner and metallic cap
JP5569561B2 (ja) * 2012-06-18 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20140048888A1 (en) 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
CN103681478B (zh) * 2013-12-19 2017-01-11 复旦大学 一种铜互连结构及其制备方法
CN103904025A (zh) * 2014-03-24 2014-07-02 上海华力微电子有限公司 提高金属连线电迁移可靠性的方法
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
CN106558564B (zh) * 2015-09-29 2019-08-27 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
US10510688B2 (en) * 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
US9679810B1 (en) 2016-02-11 2017-06-13 Globalfoundries Inc. Integrated circuit having improved electromigration performance and method of forming same
US10461026B2 (en) 2016-06-30 2019-10-29 International Business Machines Corporation Techniques to improve reliability in Cu interconnects using Cu intermetallics
KR101818949B1 (ko) * 2017-03-22 2018-01-17 한창헌 말뚝 경유형 지하수 집수 시설의 시공방법
KR102084579B1 (ko) * 2017-04-27 2020-03-04 한창헌 말뚝 경유형 지하수 집수 시설
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
KR102586043B1 (ko) 2018-04-10 2023-10-10 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
CN111952263B (zh) * 2019-05-16 2022-08-05 上海交通大学 一种微米级单晶铜互连结构及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316974A (en) 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
JP2726939B2 (ja) 1989-03-06 1998-03-11 日鉱金属 株式会社 加工性，耐熱性の優れた高導電性銅合金
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
DE69322233T2 (de) 1992-08-27 1999-07-08 Toshiba Kawasaki Kk Elektronisches Teil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
US5354712A (en) 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JP3337758B2 (ja) * 1993-06-15 2002-10-21 シャープ株式会社 半導体装置の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JP3755539B2 (ja) * 1994-06-20 2006-03-15 富士通株式会社 銅膜の形成方法
JPH0837235A (ja) * 1994-07-22 1996-02-06 Nippon Steel Corp 金属配線形成方法
JPH08186175A (ja) * 1994-12-28 1996-07-16 Sony Corp 半導体装置の配線形成方法及び成膜装置
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5549808A (en) 1995-05-12 1996-08-27 International Business Machines Corporation Method for forming capped copper electrical interconnects
KR100232506B1 (ko) * 1995-06-27 1999-12-01 포만 제프리 엘. 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법
JP3517802B2 (ja) 1995-09-01 2004-04-12 富士通株式会社 埋め込み導電層の形成方法
JPH09283525A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd 半導体装置
KR100243286B1 (ko) * 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer

Also Published As

Publication number Publication date
EP0954027B1 (de) 2006-01-18
KR100339179B1 (ko) 2002-05-31
KR19990083124A (ko) 1999-11-25
SG77224A1 (en) 2000-12-19
TW418517B (en) 2001-01-11
EP0954027A1 (de) 1999-11-03
CN1233856A (zh) 1999-11-03
JPH11340229A (ja) 1999-12-10
MY126479A (en) 2006-10-31
CN1150619C (zh) 2004-05-19
US6181012B1 (en) 2001-01-30
DE69929496D1 (de) 2006-04-06
US6399496B1 (en) 2002-06-04
JP3121589B2 (ja) 2001-01-09

Similar Documents

Publication Publication Date Title
DE69929496T2 (de) Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69837674T2 (de) Doppeldamaszen-metallisierung
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE112012001490B4 (de) Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP0132720A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE4309542A1 (de) Verfahren und Vorrichtung zur Herstellung von Aluminium-Einkristall-Zwischenverbindungen auf Isolatoren
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE10041565B4 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE19723062A1 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE112017001420B4 (de) Techniken zum Verbessern der Zuverlässigkeit in Cu-Verbindungen unter Verwendung von Cu-Intermetallverbindungen
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)