DE69922656T2 - Zusammenbau von elektronischen komponenten mittels federpackungen - Google Patents

Zusammenbau von elektronischen komponenten mittels federpackungen Download PDF

Info

Publication number
DE69922656T2
DE69922656T2 DE69922656T DE69922656T DE69922656T2 DE 69922656 T2 DE69922656 T2 DE 69922656T2 DE 69922656 T DE69922656 T DE 69922656T DE 69922656 T DE69922656 T DE 69922656T DE 69922656 T2 DE69922656 T2 DE 69922656T2
Authority
DE
Germany
Prior art keywords
substrate
electronic component
contact
socket
contact points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69922656T
Other languages
English (en)
Other versions
DE69922656D1 (de
Inventor
V. David PEDERSEN
N. Benjamin ELDRIDGE
Y. Igor KHANDROS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/108,163 external-priority patent/US6033935A/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of DE69922656D1 publication Critical patent/DE69922656D1/de
Application granted granted Critical
Publication of DE69922656T2 publication Critical patent/DE69922656T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10878—Means for retention of a lead in a hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft einen Sockel für ein elektronisches Bauteil, insbesondere zu Verbinden eines Kontakts mit einem Halbleiter mit einer Federverkappung (MicroSpringTM-Kontakten). Der Sockel ist zum Kontaktieren eines Bauelements in einer Vielzahl von Anordnungen von einem einzelnen Bauelement bis zu einem vollständigen Wafer nützlich und kann zum Befestigen, Kontaktieren, Testen und Voraltern sowie für den regulären Betrieb des Bauelements verwendet werden.
  • Hintergrund der Erfindung
  • Der Gegenstand der Chipmaßstabsverkappung war viele Jahre der Mittelpunkt einer intensiven Untersuchung in der Industrie. Eine sehr vielversprechende Technologie beinhaltet das Sichern von kleinen, elastischen Elementen an einem geeigneten Substrat und die Verwendung dieser Elemente, um einen Kontakt zwischen einem aktiven Bauelement und einer anderen Schaltung zu bewirken.
  • Die im gemeinsamen Besitz stehende US-Patentanmeldung Nr. 08/152 812, eingereicht am 16. Nov. 93 (nun USP 4 576 211, herausgegeben am 19. Dez. 95) und ihr Gegenstück, die im gemeinsamen Besitz stehenden, gleichzeitig anhängigen US-"Ausscheidungs"-Patentanmeldungen Nrn. 08/457 479, eingereicht am 01. Juni 95 (Status: anhängig), und 08/570 230, eingereicht am 11. Dez. 95 (Status: anhängig), alle von KHANDROS, offenbaren Verfahren zur Herstellung von elastischen Verbindungselementen für Mikroelektronikanwendungen, die das Anbringen eines Endes eines biegsamen, länglichen Kernelements (z.B. Draht-"Schaft" oder -"Gerüst") an einem Anschluss an einem elektronischen Bauteil, das Beschichten des biegsamen Kernelements und der benachbarten Oberfläche des Anschlusses mit einem "Mantel" aus einem oder mehreren Materialien mit einer vorbestimmten Kombination von Dicke, Dehngrenze und Elastizitätsmodul, um vorbestimmte Kraft-Auslenkungs-Kennlinien der resultierenden Federkontakte sicherzustellen, beinhalten. Beispielhafte Materialien für das Kernelement umfassen Gold. Beispielhafte Materialien für die Beschichtung umfassen Nickel und seine Legierungen. Das resultierende Federkontaktelement wird geeigneterweise verwendet, um Druck- oder demontierbare Verbindungen zwischen zwei oder mehreren elektronischen Bauteilen, einschließlich Halbleiterbauelementen, zu bewirken.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/340 144, eingereicht am 15. Nov. 94, und ihre entsprechende PCT-Patentanmeldung Nr. PCT/US94/13373, eingereicht am 16. Nov. 94 (WO95/14314, veröffentlicht am 26. Mai 95), beide von KHANDROS und MATHIEU, offenbaren eine Anzahl von Anwendungen für die vorstehend erwähnten Federkontaktelemente, wie z.B. die Herstellung einer Zwischenschalteinrichtung. Die Anmeldung offenbart auch Verfahren zur Herstellung von Kontaktstellen (Kontaktspitzenstrukturen) an den Enden der Federkontaktelemente.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/452 255, eingereicht am 26. Mai 95, und ihre entsprechende PCT-Patentanmeldung Nr.
  • PCT/US95/14909, eingereicht am 13. Nov. 95 (WO96/17278, veröffentlicht am 06. Juni 96), beide von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren zusätzliche Verfahren und Metallurgien zur Herstellung von Federkontaktelementen wie z.B. zusammengesetzten Verbindungselementen, und zur Herstellung und zum Anbringen von Kontaktspitzenstrukturen an den freien Enden (Spitzen) der zusammengesetzten Verbindungselemente.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/558 332, eingereicht am 15. Nov. 95 von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, und ihre entsprechende PCT-Patentanmeldung Nr. US95/14885, eingereicht am 15. Nov. 95 von ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren Verfahren zur Herstellung von elastischen Kontaktstrukturen, die sich zur Herstellung von Federkontaktelementen direkt auf Halbleiterbauelementen besonders gut eignen.
  • Die vorliegende Erfindung wendet sich der Herstellung von Verbindungen mit modernen Mikroelektronikbauelementen mit einem feinen Rastermaß zu und ist dafür besonders gut geeignet. Wie hierin verwendet, bezieht sich der Begriff "feines Rastermaß" auf Mikroelektronikbauelemente, deren Anschlüsse (im Fall der vorliegenden Erfindung ihre Verbindungselemente) in einem Abstand von weniger als etwa 5 mils, wie z.B. 2,5 mils oder 65 μm, angeordnet sind. Die Erfindung ist jedoch bei Bauelementen mit einem beliebigen Rastermaß (z.B. Millimeter oder größer), aber insbesondere einem Rastermaß unterhalb etwa 15 mils (375 μm), nützlich. Als nur ein nützliches Beispiel kann ein Bauelement mit Federn in einer Flächenmatrix mit einem Abstand von ungefähr 10 mils (250 μm) ausgestattet werden. Ein entsprechendes Verbindungselement hätte dasselbe Rastermaß wie die Kontaktflächen der Federn. Ein entsprechender Sockel hätte beispielsweise ein entsprechendes Muster von Erfassungskontaktstellen mit demselben Rastermaß, um die Matrix von Federn aufzunehmen.
  • Nachstehend wird im großen und ganzen die mit Sockel erfolgende Aufnahme von elektronischen Bauteilen beschrieben, die Halbleiterbauelemente sind und die Verbindungselemente aufweisen, die längliche Verbindungselemente sind, insbesondere die Federkontaktelemente sind, die sich von einer Oberfläche derselben erstrecken. Wie hierin verwendet, wird ein Halbleiterbauelement mit an diesem angebrachten Federkontaktelementen Federhalbleiterbauelement genannt.
  • Ein Federhalbleiterbauelement kann mit einem Verbindungssubstrat auf eine von zwei prinzipiellen Weisen verbunden werden. Es kann dauerhaft verbunden werden, wie z.B. durch Löten der freien Enden der Federkontaktelemente an entsprechende Anschlüsse auf einem Verbindungssubstrat wie z.B. einer Leiterplatte. Alternativ kann es reversibel mit den Anschlüssen verbunden werden, einfach indem das Federhalbleiterbauelement gegen das Verbindungssubstrat gedrückt wird, so dass eine Druckverbindung zwischen den Anschlüssen und Kontaktteilen der Federkontaktelemente hergestellt wird. Eine solche reversible Druckverbindung kann als Selbststeckvorgang für das Federhalbleiterbauelement beschrieben werden.
  • Die Fähigkeit, ein Federhalbleiterbauelement von einer Druckverbindung mit einem Verbindungssubstrat zu entfernen, wäre im Zusammenhang mit dem Austausch oder der Aufrüstung des Federhalbleiterbauelements nützlich. Eine sehr nützliche Aufgabe wird erfüllt, indem einfach reversible Verbindungen mit einem Federhalbleiterbauelement hergestellt werden. Dies ist zum Testen des Federhalbleiterbauelements besonders nützlich. Dies ist auch zum vorübergehenden oder dauerhaften Anbringen an einem Verbindungssubstrat eines Systems zum (1) Voraltern des Federhalbleiterbauelements oder (2) zum Feststellen, ob das Federhalbleiterbauelement an seine Spezifikationen herankommt, nützlich. Als allgemeiner Vorschlag kann dies bewerkstelligt werden, indem Druckverbindungen mit den Federkontaktelementen hergestellt werden. Ein solcher Kontakt kann gelockerte Beschränkungen für die Kontaktkraft und dergleichen aufweisen. Die vorliegende Erfindung offenbart eine Anzahl von Verfahren zur Sockelmontage an Federhalbleiterbauelementen.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/533 385, eingereicht am 18. Okt. 95 von DOZIER, ELDRIDGE, GRUBE, KHRNDROS und MATHIEU, und ihre entsprechende PCT-Patentanmeldung Nr. US95/14842, eingereicht am 13. Nov. 95 von DOZIER, ELDRIDGE, GRUBE, KHANDROS und MATHIEU, offenbaren Sockelsubstrate mit Federkontaktelementen zur Herstellung von reversiblen Verbindungen mit einem aktiven Halbleiterbauelement. Der Sockel wird wiederum an einer elektronischen Schaltung befestigt und mit dieser verbunden. Auf eine sehr allgemeine Weise wendet sich die vorliegende Erfindung dem zu, was als analoge, aber umgekehrte Situation betrachtet werden könnte, nämlich der Herstellung von reversiblen Verbindungen mit elektronischen Bauteilen mit Federkontaktelementen mit Sockelsubstraten.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/784 862, eingereicht am 15. Jan. 97 von KHANDROS UND PEDERSEN, und ihr Gegenstück, die PCT-Patentanmeldung Nr. US97/08604, eingereicht am 15. Mai 97 von KHANDROS UND PEDERSEN, offenbaren ein System zum Voraltern und -Testen auf Waferebene, wobei eine Vielzahl von relativ kleinen, aktiven elektronischen Bauteilen wie z.B. anwendungsspezifischen integrierten Schaltungen (ASICs) an einem relativ großen Verbindungssubstrat angebracht werden. Eine Vielzahl von Halbleiterbauelementen befinden sich auf einem zu prüfenden Wafer (WUT).
  • Federkontaktelemente erstrecken sich von den Oberflächen der Halbleiterbauelemente und sind geeigneterweise freistehende, längliche Verbindungselemente, jedoch nicht auf diese begrenzt, wie sie z.B. in der vorstehend erwähnten, im gemeinsamen Besitz stehenden, gleichzeitig anhängigen US-Patentanmeldung Nr. 08/452 255, eingereicht am 26. Mai 95, und ihrem Gegenstück, der PCT-Patentanmeldung Nummer US95/14909, eingereicht am 13. NOV. 95, offenbart sind. Wie in 3B darin dargestellt, erstrecken sich eine Vielzahl von Vertiefungen, geeigneterweise in Form von umgedrehten Pyramiden, in eine ASIC von deren Flächen aus. Eine Metallisierung wird auf die Seitenwände dieser Vertiefungen aufgebracht, was eine elektrische Verbindung mit Schaltungselementen der ASIC herstellt.
  • Bei der Verwendung, wenn eine ASIC und der WUT zusammengebracht werden, treten die Spitzen der Federkontaktelemente auf dem WUT in die Vertiefungen in der ASIC ein und kommen mit den Seitenwänden der Vertiefungen mit ausreichender Kraft in Eingriff, um eine zuverlässige elektrische Druckverbindung sicherzustellen. Wie in 3C darin dargestellt, weist jede ASIC alternativ eine Vielzahl von Kontaktstellen (Anschlüssen), die auf eine herkömmliche Weise auf ihrer Vorderfläche ausgebildet sind, und eine Schicht aus Isolationsmaterial auf. Ein solcher Siliziumchip kann so mikrobearbeitet werden, dass er eine Vielzahl von Öffnungen aufweist, die sich durch diesen hindurcherstrecken und auf die Kontaktstellen ausgerichtet sind und über der Vorderfläche der ASIC angeordnet werden können. Die Schicht aus Isolationsmaterial stellt eine vergleichbare "Erfassungs"-Fähigkeit wie die in den ASICs ausgebildeten Vertiefungen bereit. Die 5A-5C dieser Patentanmeldungen stellen ein Verfahren zur Herstellung von leitenden Kontaktlöchern durch eine ASIC dar, wobei Vertiefungen (erste und zweite Lochteile) von beiden Seiten der ASIC aus erzeugt werden, bis sie zueinander benachbart werden. Dann wird eine leitende Schicht (z.B. Wolfram, Titan-Wolfram usw.) wie z.B. durch Sputtern in den ersten und zweiten Lochteilen abgeschieden, was zu einem ersten leitenden Schichtteil, der sich in den ersten Lochteil erstreckt, und einem zweiten leitenden Schichtteil, der sich in den zweiten Lochteil erstreckt, führt. Dies ist besonders interessant, wenn sich der erste und der zweite Lochteil auf entgegengesetzten Seiten eines Siliziumsubstrats wie z.B. eines Wafers befindet. Dann wird eine Masse aus leitendem Material (z.B. Gold, Nickel usw.) aufgebracht, um die leitenden Schichten in den zwei Lochteilen zu verbinden (überbrücken). Diese Masse aus leitendem Material wird geeigneterweise durch Plattieren aufgebracht.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 09/108 163, eingereicht am 30. Juni 1998 von ELDRIDGE, GRUBE, KHANDROS, MATHIEU, PEDERSEN und STADT, offenbart eine Anzahl von Verfahren zur Herstellung von reversiblen Verbindungen mit einem Federhalbleiterbauelement für den Zweck der Voralterung des Federhalbleiterbauelements und der Feststellung, ob das Federhalbleiterbauelement in der Lage ist, seine Spezifikationen zu erfüllen. 2 der Patentanmeldung stellt beispielsweise ein Verfahren dar, in dem das Federhalbleiterbauelement gegen ein Verbindungssubstrat wie z.B. eine Leiterplatte (PCB) gedrückt wird, so dass die Spitzen der Federkontaktelemente mit einer entsprechenden Vielzahl von Anschlüssen auf der PCB in Druckkontakt kommen, um eine Druckverbindung mit diesen herzustellen. 4 der Patentanmeldung stellt beispielsweise ein verfahren dar, bei dem Endteile der Federkontaktelemente in plattierte Durchgangslochanschlüsse eines Verbindungssubstrats wie z.B. einer Leiterplatte eingesetzt werden. 5A der Patentanmeldung stellt beispielsweise ein Verfahren dar, bei dem die Enden der Federkontaktelemente mit entsprechenden einer Vielzahl von konkaven Anschlüssen eines Verbindungssubstrats in Kontakt gebracht werden. Die konkaven Anschlüsse sind wie plattierte Durchgangslöcher ausgebildet, die einen oberen Teil in Form eines Kegels oder einer Pyramide aufweisen, dessen/deren Basis an einer oberen Oberfläche des Verbindungssubstrats liegt und dessen/deren Scheitel (Punkt) innerhalb des Verbindungssubstrats liegt. 5B der Patentanmeldung stellt konkave Anschlüsse jeweils in Form einer Halbkugel dar, deren Basis an einer oberen Oberfläche des Verbindungssubstrats liegt und deren Scheitel innerhalb des Verbindungssubstrats liegt. 5C der Patentanmeldung stellt konkave Anschlüsse dar, die einen oberen Teil in Form eines trapezförmigen Festkörpers aufweisen, der einen relativ breiteren Basisteil an einer oberen Oberfläche des Verbindungssubstrats aufweist, und dessen relativ schmälerer Basisteil innerhalb des Verbindungssubstrats liegt. In jedem der Beispiele der 5A, 5B und 5C der Patentanmeldung tritt die Spitze der Federkontaktstruktur in den konkaven Anschluss an seinem breitesten Teil ein, was somit einen leichteren Eintritt und eine leichtere Führung oder "Erfassung" der Enden der Federkontaktelemente durch die Anschlüsse ermöglicht.
  • In EP 0 072 492 A2 weist ein IC-Bauteil eine Vielzahl von Kontaktstiften auf, die an entsprechende Leiterleitungen an einem biegsamen Kabel mit mehreren Leitern gelötet sind. Das Kabel mit mehreren Leitern wird gebogen und das IC-Bauteil sowie das Kabel werden in einem Gehäuse montiert. Das Gehäuse weist auf einer Seite eine Schlitzöffnung zum Einsetzen eines PCB-Kartenteils auf. Der einsetzbare PCB-Kartenteil weist Leitungsverbindungsstecker auf, die die Verbindungsstecker an dem Kabel mit mehreren Leitern in Kontakt bringen, wenn es in den Schlitz eingesetzt wird.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der Erfindung, eine Anordnung zum Sichern und elektrischen Verbinden eines elektronischen Bauteils und ein Verfahren zur Herstellung eines elektrischen Kontakts zwischen einem elektronischen Bauteil und einer Kontaktstelle auf einem Substrat bereitzustellen, die eine vorübergehende und zuverlässige Verbindung zwischen einem elektronischen Bauteil und einem Substrat ermöglichen.
  • Die Anordnung der Erfindung ist in Anspruch 1 definiert und das Verfahren ist in Anspruch 16 definiert. Spezielle Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen dargelegt.
  • Ein bevorzugtes elektronisches Bauteil ist ein Halbleiterbauelement. Ein bevorzugtes längliches Verbindungselement ist ein Federkontaktelement.
  • Gemäß einem Hauptaspekt der Erfindung werden eine Vorrichtung und Verfahren zur mittel Sockel erfolgenden Aufnahme eines einzelnen Federhalbleiterbauelements an einem einzelnen Sockelsubstrat offenbart (siehe z.B. 5, 5A, 5B, 5C und 5D). Mit Bezug auf 5 kann ein Halbleiterbauelement so angeordnet werden, dass die länglichen Verbindungselemente mit Erfassungskontaktstellen auf einem Sockelsubstrat einen Kontakt herstellen. Ein Gehäuse wird über dem Halbleiter befestigt, um ihn an der Stelle zu halten, und am primären Substrat befestigt. Ein Federmechanismus im Gehäuse sieht eine Spannung vor, um den Halbleiter an der Stelle zu halten. Bei einem besonders bevorzugten Mechanismus wird ein einfaches Gehäuse mit Beinen, das einem Tisch ähnelt, direkt gegen den Halbleiter mit Erfassungskontaktstellen direkt auf einem Substrat wie z.B. einer Leiterplatte in Position gedrückt. Die Beine werden durch Löcher im Substrat positioniert und an der Stelle fixiertt. "Heißes Anpflocken" durch Schmelzen eines thermoplastischen Materials ist besonders bevorzugt.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird ein Sockelsubstrat mit "Erfassungskontaktstellen" zur Herstellung von reversiblen Verbindungen mit einem oder mehreren Verbindungselementen, die sich von einem elektronischen Bauteil erstrecken, bereitgestellt. 1C stellt ein bevorzugtes Ausführungsbeispiel eines elektronischen Bauteils (108) mit einem länglichen Verbindungselement (130) in Form eines Federkontaktelements, das sich vom Bauteil erstreckt, dar.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung kann das elektronische Bauteil ein Halbleiterbauelement mit Verbindungselementen sein, die Federkontaktelemente sind, die sich von diesem erstrecken. Solche Bauelemente werden hierin "Federhalbleiterbauelemente" genannt.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung sind die Erfassungskontaktstellen auf dem Sockelsubstrat flache Kontaktstellen. Die Erfassungskontaktstellen können unter die Oberfläche des Sockelsubstrats vertieft sein (Siehe z.B. 2, 2A und 2B). Vertiefte Erfassungskontaktstellen unterstützen die physikalische Positionierung der Enden der länglichen Verbindungselemente.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung sind die Erfassungskontaktstellen auf dem Sockelsubstrat konkav, wobei sie sich in die Oberfläche des Sockelsubstrats erstrecken, einschließlich halbkugelförmiger Vertiefungen, Vertiefungen von umgedrehten Pyramiden und Vertiefungen von umgedrehten Pyramidenstümpfen (siehe z.B. 2C, 2D und 2E). Konkave Anschlüsse unterstützen auch beim physikalischen "Erfassen" der Enden der länglichen Verbindungselemente.
  • Gemäß einem weiteren Ausführungsbeispiel, das keinen Teil der beanspruchten Erfindung bildet, sind die Erfassungskontaktstellen auf dem Sockelsubstrat Löcher, die sich durch das Sockelsubstrat erstrecken. Solche Löcher können viele Formen annehmen, einschließlich zylindrischer Löcher und Löcher, die sanduhrförmig sind (Vertiefungen aus von Scheitel zu Scheitel umgedrehten Pyramiden) (siehe z.B. 2F). Anschlüsse vom Durchgangslochtyp erleichtern die Herstellung von Verbindungen mit dem Sockelsubstrat über die Rückseite des Substrats. Es werden Verfahren zur Herstellung von symmetrischen und asymmetrischen sanduhrförmigen Durchgangslochanschlüssen in einem Silizium-Sockelsubstrat offenbart (siehe z.B. 4A-4I). Diese Verfahren nutzen die natürliche Neigung von 1,0,0-Silizium, in einem Winkel zu ätzen, und dass das Ätzen selbstbegrenzend ist.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Verbindungen durch externe Bauelemente mit dem Sockelsubstrat über Leiterbahnen hergestellt, die sich auf (siehe z.B. 2 und 3A) oder innerhalb (siehe z.B. 2A) der Oberfläche des Sockelsubstrats befinden. Die Leiterbahnen ermöglichen einen Leiterbahnverlauf wie z.B. zwischen einem Kontaktpunkt und einem Anschluss oder einer anderen Schaltung.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird das Sockelsubstrat durch ein Trägersubstrat abgestützt, das auch als Verbindungssubstrat funktionieren kann (siehe z.B. 3B, 3C und 6A). Verbindungen mit externen Bauelementen können über das Träger/Verbindungs-Substrat hergestellt werden (siehe z.B. 3B und 3C).
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Verfahren zum mittels Sockel erfolgenden Aufnehmen einer Vielzahl von Federhalbleiterbauelementen auf einer Vielzahl von Sockelsubstraten offenbart (siehe z.B. 7 & 7A).
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Verfahren zum mittels Sockel erfolgenden Aufnehmen einer Vielzahl von Federhalbleiterbauelementen auf einem einzelnen großen Sockelsubstrat offenbart (siehe z.B. 7B).
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Verfahren zum mittels Sockel erfolgenden Aufnehmen einer Vielzahl von Federhalbleiterbauelementen, die sich auf einem getesteten Halbleiterwafer (WUT) befinden, auf einem einzelnen sehr großen Sockelsubstrat offenbart (siehe z.B. 8, 8A, 8B und 8C).
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Verfahren zum mittels Sockel erfolgenden Aufnehmen einer Folge von einem oder mehreren Federhalbleiterbauelementen, die sich auf einem Halbleiterwafer befinden, auf einem oder mehreren Sockelsubstraten offenbart (siehe z.B. 9).
  • Gemäß einem weiteren Ausführungsbeispiel, das keinen Teil der beanspruchten Erfindung bildet, wird ein Gesamtprozess zur Herstellung von Federhalbleiterbauelementen offenbart (siehe z.B. 10).
  • Diese und weitere Aufgaben und Vorteile der Erfindung sowie die Einzelheiten eines erläuternden Ausführungsbeispiels werden aus der folgenden Beschreibung und den Zeichnungen genauer verstanden.
  • Kurzbeschreibung der Zeichnungen
  • Nun wird im einzelnen auf bevorzugte Ausführungsbeispiele der Erfindung Bezug genommen, von welchen Beispiele in den zugehörigen Zeichnungen dargestellt sind. Obwohl die Erfindung im Zusammenhang mit diesen bevorzugten Ausführungsbeispielen beschrieben wird, sollte es selbstverständlich sein, dass dies nicht vorgesehen ist, um den Schutzbereich der Erfindung auf diese speziellen Ausführungsbeispiele zu begrenzen. In den hierin dargestellten Seitenansichten sind der Darstellungsklarheit halber häufig nur Teile der Seitenansicht im Querschnitt dargestellt und Teile können in der Perspektive gezeigt sein. In den hierin dargestellten Figuren ist die Größe von bestimmten Elementen häufig der Darstellungsklarheit halber übertrieben (gegenüber anderen Elementen in der Figur nicht maßstäblich).
  • 1A ist eine Seitenquerschnittsansicht eines Schritts bei der Herstellung eines erfindungsgemäßen Federkontaktelements, das ein zusammengesetztes Verbindungselement ist.
  • 1B ist eine Seitenquerschnittsansicht eines weiteren Schritts bei der Herstellung des erfindungsgemäßen Federkontaktelements von 1A.
  • 1C ist eine Seitenquerschnittsansicht eines erfindungsgemäßen Federkontaktelements nach 1B.
  • 2 ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit flachen Erfassungskontaktstellen (Anschlüssen) eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2A ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit flachen Erfassungskontaktstellen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2B ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit flachen Anschlüssen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2C ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit konkaven, halbkugelförmigen Anschlüssen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2D ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit konkaven, pyramidenartigen Anschlüssen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2E ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit konkaven, pyramidenstumpfartigen Anschlüssen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 2F ist eine Seitenquerschnittsansicht, die das Drücken eines Federhalbleiterbauelements in Kontakt mit zusammengesetzten, sanduhrartigen, Durchgangslochanschlüssen eines Verbindungssubstrats gemäß der Erfindung darstellt.
  • 3A ist eine Seitenquerschnittsansicht, die das Verbinden eines Sockelsubstrats der vorliegenden Erfindung mit einem externen Bauelement (nicht dargestellt) gemäß der Erfindung darstellt.
  • 3B ist eine Seitenquerschnittsansicht, die das Verbinden eines Sockelsubstrats der vorliegenden Erfindung mit einem externen Bauelement (nicht dargestellt) gemäß der Erfindung darstellt.
  • 3C ist eine Seitenquerschnittsansicht, die das Verbinden eines Sockelsubstrats der vorliegenden Erfindung mit einem externen Bauelement (nicht dargestellt) gemäß der Erfindung darstellt.
  • 4A-4F sind Seitenquerschnittsansichten, die die Herstellung von Erfassungskontaktstellen, die sanduhrartige Durchgangslöcher sind, in einem Sockelsubstrat gemäß der Erfindung darstellen.
  • 4G ist eine schematische Darstellung eines erfindungsgemäßen Schritts in dem mit Bezug auf die 4A-4F beschriebenen Prozess.
  • 4H ist eine schematische Darstellung eines alternativen erfindungsgemäßen Schritts in dem mit Bezug auf die 4A-4F beschriebenen Prozess.
  • 4I ist eine Seitenquerschnittsansicht eines erfindungsgemäßen Sockelsubstrats, das unter Verwendung der in 4H dargelegten Prozedur hergestellt wurde.
  • 4J ist eine Seitenquerschnittsansicht eines weiteren erfindungsgemäßen Sockelsubstrats.
  • 4K ist eine Seitenquerschnittsansicht, die das Abstützen und Verbinden mit einem Sockelsubstrat gemäß der Erfindung darstellt.
  • 5 ist eine Seitenquerschnittsansicht einer Aufspannanordnung zum mittels Sockel erfolgenden Aufnehmen eines Federhalbleiterbauelements auf einem Sockelsubstrat gemäß der Erfindung.
  • 5A ist eine Draufsicht auf das erfindungsgemäße Sockelsubstrat von 5.
  • 5B ist eine perspektivische Ansicht einer erfindungsgemäßen Gehäusekomponente für die mit Bezug auf 5 beschriebene Anordnung.
  • 5C ist eine Seitenquerschnittsansicht einer weiteren erfindungsgemäßen Aufspannanordnung zum mittels Sockel erfolgenden Aufnehmen eines Federhalbleiterbauelements auf einem Sockelsubstrat.
  • 5D ist eine perspektivische Ansicht der erfindungsgemäßen Gehäusekomponente für die mit Bezug auf 5C beschriebene Anordnung.
  • 6 ist eine teilweise schematische Seitenquerschnittsansicht einer erfindungsgemäßen Aufspannvorrichtung zum mittels Sockel erfolgenden Aufnehmen eines Federhalbleiterbauelements auf einem Sockelsubstrat.
  • 6A ist ein Diagramm, das die mittels Sockel erfolgende Aufnahme eines Federhalbleiterbauelements und die Herstellung von Verbindungen mit einem externen Bauelement gemäß der Erfindung darstellt.
  • 7 ist eine Seitenquerschnittsansicht, die die mittels Sockel erfolgende Aufnahme einer Anzahl von Federhalbleiterbauelementen auf einer Anzahl von Sockelsubstraten gemäß der Erfindung darstellt.
  • 7A ist eine Draufsicht auf die erfindungsgemäßen Sockelsubstrate von 7, die sich auf einem Verbindungssubstrat befinden.
  • 7B ist eine Draufsicht auf ein einzelnes großes erfindungsgemäßes Sockelsubstrat zum mittels Sockel erfolgenden Aufnehmen einer Anzahl von Federhalbleiterchips, die sich auf einem Verbindungssubstrat befinden.
  • 8 ist eine Draufsicht auf eine Anordnung eines Verbindungssubstrats mit einem einzelnen sehr großen Sockelsubstrat zum mittels Sockel erfolgenden Aufnehmen einer Vielzahl von Federhalbleiterbauelementen, die sich auf einem Halbleiterwafer befinden, gemäß der Erfindung.
  • 8A ist eine Seitenquerschnittsansicht der Anordnung von 8 gemäß der Erfindung.
  • 8B ist eine Seitenquerschnittsansicht einer alternativen erfindungsgemäßen Implementierung der Anordnung von 8.
  • 8C ist ein Diagramm, das die Verbindung mit einer Vielzahl von Sockelstellen auf einem sehr großen Substrat zum mittels Sockel erfolgenden Aufnehmen einer Vielzahl von Federhalbleiterbauelementen, die sich auf einem Halbleiterwafer befinden, gemäß der Erfindung darstellt.
  • 9 ist eine Seitenquerschnittsansicht einer Anordnung zum Prüfen von Federhalbleiterbauelementen gemäß der Erfindung.
  • 10 ist ein Ablaufplan eines erfindungsgemäßen Gesamtprozesses, der Testschritte darstellt.
  • Beschreibung der bevorzugten Ausführungsbeispiele
  • Anbringen von Federkontaktelementen an Halbleiterbauelementen
  • Die vorstehend erwähnte, im gemeinsamen Besitz stehende PCT-Patentanmeldung Nr. US95/14909, offenbart in deren zum Text gehörenden 1C, 1D und 1E, die hierin als 1A, 1B und 1C wiedergegeben sind, ein beispielhaftes Verfahren zur Herstellung von Federkontaktelementen vom vorstehend erwähnten zusammengesetzten Verbindungstyp auf elektronischen Bauteilen, die Halbleiterbauelemente sind. Ein nützliches Verfahren ist im einzelnen in den Patenten Nr. 5 772 451 der Vereinigten Staaten, herausgegeben am 30. Juni 1998, mit dem Titel "Sockets for Electronic Components and Methods of Connecting to Electronic Components", und Nr. 5 806 181, herausgegeben am 15. September 1998, mit dem Titel "Contact Carriers (Tiles) for Populating Larger Substrates with Spring Contacts", offenbart.
  • Mit Bezug nun auf die 1A, 1B und 1C ergibt ein beispielhaftes Verfahren zur Herstellung von elastischen, länglichen, freistehenden Federkontaktelementen zusammengesetzte Verbindungselemente auf einem elektronischen Bauteil 108. In einem besonders bevorzugten Ausführungsbeispiel kann das elektronische Bauteil 108 ein Halbleiterbauelement sein. Eine leitende Schicht 126 aus einem leitenden Material wird über einer Passivierungsschicht 124 abgeschieden. Photoresist 128 wird aufgebracht und mit Öffnungen 132 strukturiert, die über Öffnungen 122 in der Passivierungsschicht ausgerichtet sind. Ein freies Ende 102a eines Drahts 102 wird an eine Oberfläche des elektronischen Bauteils 108 gebondet, dann mit einer oder mehreren Schichten aus einem leitenden Material plattiert, um ein Federkontaktelement zu ergeben, das eine freistehende, längliche, zusammengesetzte Verbindungsstruktur darstellt. Der Photoresist 128 und die mit Resist bedeckten Teile der leitenden Schicht 126 werden entfernt.
  • Das in 1C gezeigte Federkontaktelement 130 stellt ein zusammengesetztes Verbindungselement dar, das länglich ist und ein Basis- (proximales) Ende, das am elektronischen Bauteil 108 angebracht ist, und ein freies (distales) Ende (Spitze) an seinem entgegengesetzten Ende aufweist. Dies ist zur Herstellung eines Druckkontakts mit einem Anschluss oder einem anderen Kontakt eines anderen elektronischen Bauteils (siehe 2, 2A-2F) nützlich.
  • Andere elastische Kontakte sind in bestimmten bevorzugten Ausführungsbeispielen nützlich. Die elastischen Kontaktstrukturen von WO 97/43654, veröffentlicht am 20. Nov. 1997, oder von WO 97/44676, veröffentlicht am 27. Nov. 1997, sind beispielsweise besonders bevorzugt. Diese elastischen Kontaktelemente werden direkt auf einem Halbleiterbauelement oder in einem Zwischen-Opfersubstrat, von dem aus die Kontakte am gewünschten Halbleiterbauelement befestigt werden, und das Opfersubstrat entfernt wird, in einer gewünschten Form plattiert.
  • Noch weitere elastische Kontakte sind in der vorliegenden Erfindung nützlich. Als Beispiel wird gemäß der Offenbarung der US-Anmeldung Nr. 09.032 473, eingereicht am 26. Feb. 1998, mit dem Titel "Lithographically Defined Microelectronic Contact Structures", von Pedersen und Khandros, ein besonders nützlicher Kontakt hergestellt.
  • Ein einfaches Sockelmontageverfahren
  • 2 stellt ein bevorzugtes Basis-Sockelmontageverfahren dar. In diesem Beispiel umfasst die Anordnung 200 ein elektronisches Bauteil 202 mit einem oder mehreren Verbindungselementen jeweils in Form eines Federkontaktelements 204, das an einem entsprechenden Anschluss 206 angebracht ist und sich von diesem erstreckt. Ein Sockelsubstrat 208 weist eine oder mehrere Erfassungskontaktstellen 210 jeweils in Form eines flachen Anschlusses auf einer Oberfläche, wie dargestellt, auf. In einem besonders bevorzugten Ausführungsbeispiel ist das elektronische Bauteil 202 ein Halbleiterbauelement.
  • Das Sockelsubstrat 208 kann viele Formen annehmen, einschließlich eines beliebigen geeigneten Isolationsmaterials wie z.B. einer Keramik oder einer PCB. Ein besonders bevorzugtes Sockelsubstrat ist Silizium. Silizium kann direkt als Halbleiter verwendet werden oder kann behandelt werden, um die gezeigten leitenden Elemente zu isolieren. Das Substrat kann selbst ein aktives Halbleiterbauelement sein. Das Sockelsubstrat kann ein Siliziumwafer oder ein gewisser Teil eines Siliziumwafers sein.
  • Das elektronische Bauteil 202 wird gegen das Sockelsubstrat 208 gedrückt, wie durch den Pfeil 212 angegeben, so dass die Spitzen (distalen Enden) der Federkontaktelemente 204 mit entsprechenden Erfassungskontaktstellen 210 in Eingriff kommen und einen elektrischen Kontakt herstellen.
  • Leiterbahnen 214 können auf dem Sockelsubstrat 208 vorgesehen sein. Eine Leiterbahn 214 erstreckt sich von einer Erfassungskontaktstelle 210 so, dass eine elektrische Verbindung mit dem entsprechenden Anschluss 206 auf dem elektronischen Bauteil 202 hergestellt werden kann. Dies ist zum Verbinden eines externen Bauelements wie z.B. eines Prüfgeräts (nicht dargestellt) über die Erfassungskontaktstellen 210 über die Federkontaktelemente 204 mit dem elektronischen Bauteil 202 besonders nützlich.
  • Die Verbindung zwischen dem elektronischen Bauteil und dem Sockelsubstrat hängt von einem ausreichenden Kontakt zwischen diesen Bauteilen ab. Das elektronische Bauteil kann vom Sockelsubstrat entfernt werden. Somit ermöglichen mehrere oder wiederholte Kombinationen von verschiedenen elektronischen Bauteilen und/oder verschiedenen Sockelsubstraten ein wiederholtes Aufnehmen von verschiedenen oder auch demselben elektronischen Bauteil auf ein gegebenes Sockelsubstrat. Dies ist zum Anbringen eines Halbleiterbauelementes in einem fertiggestellten Produkt besonders nützlich, eben da andere Sockel zum Anbringen eines ein Halbleiterbauelement enthaltenden Gehäuses heute umfangreich verwendet werden.
  • Dies ist auch zum Voraltern oder Testen eines Halbleiterbauelements besonders nützlich. Im Voralterungs- oder Testfall kann eine Sockel- und Trägerelektronik zum Befestigen und Kontaktieren des Halbleiterbauelements ausgelegt werden, um die gewünschten Tests auszuführen. Der Unterschied besteht jedoch hier darin, dass das Halbleiterbauelement direkt ohne separate Verkappung mit Sockel versehen wird.
  • Auf diese Weise funktioniert das Sockelsubstrat 208 als Sockel zum Bewirken von reversiblen Verbindungen mit einem elektronischen Bauteil 202 mit erhabenen Kontaktelementen, die sich von einer Oberfläche desselben erstrecken. Andere Sockelkonfigurationen werden nachstehend offenbart.
  • Bei der Herstellung einer elektrischen Verbindung zwischen einem Federkontaktelement 204 und einer entsprechenden Erfassungskontaktstelle 210 ist es im Allgemeinen hilfreich, wenn eine gewisse Schleifwirkung im Allgemeinen in Form einer seitlichen Verschiebung der Spitze eines Kontaktelements über die Oberfläche der Erfassungskontaktstelle stattfindet. Dies ist insofern hilfreich, als es gewöhnlich irgendeinen Rest oder Verunreinigungen auf der Oberfläche der Erfassungskontaktstelle oder auf der Spitze des Federkontaktelements verlagert oder durchdringt. Durch Wählen einer geeigneten Form für das Federkontaktelement 204 verformt eine Verschiebung des elektronischen Bauteils 202 in der Richtung 212 (in der Z-Achse des Sockelsubstrats 208) das Kontaktelement in der entgegengesetzten Z-Richtung. Ein elastisches Kontaktelement kann so geformt sein, dass eine Reaktion auf diese Z-Verschiebung eine Komponentenvektorbewegung in der XY-Ebene senkrecht zur Z-Achse umfasst. In einem bevorzugten Ausführungsbeispiel ist die Form des elastischen Kontaktelements so ausgelegt, dass diese XY-Komponente die Spitze des Kontaktelements des elektronischen Bauteils entlang der Kontaktstelle bewegt, was eine nützliche Schleifbewegung ergibt. Eine alternative Schleifbewegung kann durch physikalisches Verschieben des Sockelsubstrats relativ zum Halbleiterbauelement in der XY-Ebene, wenn oder nachdem die Spitze des Kontaktelements mit der Erfassungskontaktstelle in Kontakt gebracht wird, eingeführt werden. Ein Fachmann kann eine nützliche Federform entwerfen, um eine gewisse Schleifbewegung zwischen einem ausgewählten Kontaktelement und einer entsprechenden Kontaktstelle zu erzeugen.
  • Eine Leiterbahn 214 kann mit einer anderen Schaltung, beispielsweise mit einem externen elektronischen Bauelement oder mit einem Kontaktpunkt oder Anschluss zur Verbindung mit einem externen elektronischen Bauelement, verbunden werden. Eine andere Schaltung kann in das Sockelsubstrat integriert werden und mit einer Leiterbahn zur letztlichen Verbindung mit dem elektronischen Bauteil über ein oder mehrere Verbindungselemente 204 verbunden werden.
  • Eine zweite Sockelkonfiguration
  • 2A stellt einen weiteren Sockel 220 zum Bewirken von Verbindungen mit Verbindungselementen 222 (vergleiche 204) eines elektronischen Bauteils (nicht dargestellt) dar. Das Sockelsubstrat 224 kann wie das Sockelsubstrat 208 sein. Metallisierungsschichten werden auf eine bekannte Weise auf der Oberfläche des Sockelsubstrats 224 ausgebildet und umfassen eine oder mehrere Schichten aus Isolationsmaterial und eine oder mehrere Metallisierungsschichten. Diese Schichten können gemäß Standardverfahren strukturiert werden. In dieser Darstellung ist eine Metallisierungsschicht 226 in das Isolationsmaterial 228 eingebettet gezeigt. Eine weitere Metallisierungsschicht ist freigelegt und zugänglich und bildet Erfassungskontaktstellen 230 zur Herstellung von Verbindungen mit den Enden der Verbindungselemente 222 und zweite Anschlüsse 232 zur Herstellung von Verbindungen mit einem externen Bauelement (nicht dargestellt). Ausgewählte der Erfassungskontaktstellen 230 werden elektrisch mit ausgewählten der zweiten Anschlüsse 232 über ausgewählte Teile der Metallisierung 226 und geeignete interne Verbindungen unter Verwendung von auf dem Fachgebiet bekannten Verfahren verbunden. Mehrere Verbindungsschichten können hergestellt werden. Auf diese Weise können komplexe Leiterbahnverlaufsschemen bewirkt werden.
  • Eine dritte Sockelkonfiguration
  • 2B stellt einen weiteren Sockel 240 zum Bewirken von reversiblen Verbindungen mit Verbindungselementen 242 (vergleiche 222) eines elektronischen Bauteils (nicht dargestellt) dar. In diesem Beispiel wird eine Isolationsschicht 244 über das Sockelsubstrat 246 (vergleiche 224) mit Öffnungen, durch die die Erfassungskontaktstellen 248 freiliegen, aufgebracht. Diese Öffnungen in der Isolationsschicht 244 helfen, die Enden der Verbindungselemente 242 an den Erfassungskontaktstellen 248 zu positionieren, insbesondere wenn die Verbindungselemente zuerst mit den Erfassungskontaktstellen 248 in Ausrichtung gebracht und ungefähr an diesen positioniert werden. Wenn das Sockelsubstrat ein Halbleiterwafer oder ein Teil davon ist, kann die Isolationsschicht 244 als herkömmliche Passivierungsschicht aufgebracht werden. Die Isolationsschicht 244 sieht einen physikalischen Schutz für die Leiterbahnen (z.B. 214 in
  • 2) vor. Diese Isolationsschicht 244 kann beispielsweise eine Fehlleitung von Signalen oder elektrischer Energie verhindern, wenn ein Verbindungselement 242 falsch positioniert ist und ihm eine entsprechende Erfassungskontaktstelle 248 fehlt.
  • Eine vierte Sockelkonfiguration
  • 2C stellt einen weiteren Sockel 260 zum Bewirken von Verbindungen mit Verbindungselementen 262 (vergleiche 242) eines elektronischen Bauteils (nicht dargestellt) dar. In diesem Beispiel weist das Sockelsubstrat 264 (vergleiche 246) Erfassungskontaktstellen 266 auf, die vielmehr konkav als flach sind (vergleiche Erfassungskontaktstellen 210, 230, 248). In einem bevorzugten Ausführungsbeispiel werden die Erfassungskontaktstellen 266 in die Oberfläche des Sockelsubstrats 264 oder in die Oberfläche von Schichten, die über dem Sockelsubstrat liegen (vergleiche 228 in 2A), abgesenkt. Die konkaven Erfassungskontaktstellen 266 sind als halbkugelförmig dargestellt, die einen Durchmesser aufweisen, der größer ist als der Durchmesser des Endes des Verbindungselements 262, welches mit der Erfassungskontaktstelle 266 in Kontakt kommt, und helfen, das Ende des Verbindungselements zu den Erfassungskontaktstellen zu führen oder dort anzuordnen.
  • Auf die vorstehend beschriebene Weise erstrecken sich Leiterbahnen 268 (vergleiche 214 in 2) geeigneterweise von den Erfassungskontaktstellen 266 zu anderen Stellen auf dem Sockelsubstrat 264.
  • Es liegt innerhalb des Schutzbereichs dieser Erfindung, dass die Anschlüsse andere Formen aufweisen können, wie z.B. zylindrische Vertiefungen, die sich in die Oberfläche des Sockelsubstrats oder eine über dem Sockelsubstrat liegende Schicht erstrecken. Wie hierin verwendet, umfasst "konkav" zylindrisch.
  • Eine fünfte Sockelkonfiguration
  • 2D stellt einen weiteren Sockel 280 zum Bewirken von reversiblen Verbindungen mit Verbindungselementen 282 (vergleiche 262) eines elektronischen Bauteils (nicht dargestellt) dar. In diesem Beispiel ist das Sockelsubstrat 284 (vergleiche 264) mit "konkaven" Erfassungskontaktstellen 286 (vergleiche 266), geeigneterweise in Form von umgedrehten Pyramiden, versehen. In einem bevorzugten Ausführungsbeispiel werden Metallisierungsschichten auf eine bekannte Weise auf der Oberfläche des Sockelsubstrats 284 (vergleiche 224) ausgebildet und umfassen eine oder mehrere Schichten aus Isolationsmaterial und eine oder mehrere Metallisierungsschichten. In dieser Darstellung ist eine Metallisierungsschicht 288 (vergleiche 226) in das Isolationsmaterial 290 (vergleiche 228) eingebettet gezeigt. Eine weitere Metallisierungsschicht wird strukturiert, um erste Leiterbahnen 292 (vergleiche 230), die mit jeweiligen der Erfassungskontaktstellen 286 in elektrischem Kontakt stehen, und Leiterbahnen 294 (vergleiche 232) zur Herstellung von Verbindungen mit einer anderen Schaltung auszubilden. Ausgewählte der ersten Leiterbahnen 292 werden mit ausgewählten der zweiten Leiterbahnen 294 über ausgewählte Teile der eingebetteten Metallisierung 288 elektrisch verbunden.
  • Eine sechste Sockelkonfiguration
  • 2E stellt einen weiteren Sockel 201 zum Bewirken von Verbindungen mit Verbindungselementen 203 (vergleiche 282) eines elektronischen Bauteils (nicht dargestellt) dar. In diesem erläuternden Beispiel ist das Sockelsubstrat 205 (vergleiche 284) mit einer Konkavität 207 in Form einer umgedrehten Pyramide mit einer flachen Bodenfläche versehen. Eine solche Konkavität 207 kann durch Maskieren eines Siliziumwafers, Ätzen und Beenden des Ätzens, bevor sich die abgewinkelten Seitenwände an einen Scheitel treffen (vergleiche den pyramidenförmigen Anschluss 286 oben), hergestellt werden. Die Konkavität wird metallisiert, wie durch die Metallschicht 209 angegeben. Dies bildet eine nützliche Erfassungskontaktstelle. Eine Leiterbahn 211 (vergleiche 214 in 2) ist auf dem Sockelsubstrat 205 mit der Metallisierung 209 (vergleiche 210) verbunden gezeigt.
  • Eine siebte Sockelkonfiguration
  • In den mit Bezug auf die 2A-2E vorstehend beschriebenen Sockelkonfigurationen werden Verbindungen zwischen dem Anschluss des Sockels und einem externen Bauelement (nicht dargestellt) typischerweise durch Leiterbahnen (oder Metallisierung) auf einer ersten Oberfläche (oder innerhalb einer ersten Oberfläche) des Sockelsubstrats hergestellt. Diese erste Oberfläche kann als "obere" Oberfläche des Sockelsubstrats betrachtet werden.
  • 2F stellt einen weiteren Sockel 221 zum Bewirken von reversiblen Verbindungen mit Verbindungselementen 223 (nur eines gezeigt, vergleiche 203) eines elektronischen Bauteils (nicht dargestellt) dar. In einem besonders bevorzugten Ausführungsbeispiel ist das Sockelsubstrat Silizium und kann alles oder ein Teil eines Siliziumwafers sein. Das Sockelsubstrat 225 (vergleiche 205) ist mit Konkavitäten 227 (eine gezeigt, vergleiche 207) versehen, die jeweils in Form von zwei umgedrehten Pyramiden, die sich an ihren Scheiteln schneiden, vorliegen. Die Konkavität wird metallisiert, wie durch die Metallschicht 229 (vergleiche 209) angegeben. Ein Verfahren zur Herstellung einer solchen Struktur wird nachstehend in Verbindung mit den 4-4I im einzelnen beschrieben.
  • In diesem Beispiel nimmt der obere Teil der metallisierten Konkavität das freie (distale) Ende des Verbindungselements 223 auf. Verbindungen mit externen Bauelementen können durch direktes Verbinden mit dem unteren Teil des konkaven Anschlusses von der unteren Oberfläche des Sockelsubstrats bewirkt werden. Eine Leiterbahn 231 kann verwendet werden, um einen Kontaktpunkt umzupositionieren oder eine gewünschte Verbindung herzustellen. Leiterbahnen können natürlich auf beiden Oberflächen des Sockelsubstrats vorgesehen werden und eine oder mehrere Metallisierungsschichten können verwendet werden. Auf diese Weise ist es möglich, komplexe Verbindungsschemen zu bewirken.
  • Verbindung mit dem Substrat
  • 3A stellt einen Sockel 300 zur Verbindung eines externen Bauelements mit einem elektronischen Bauelement durch ein Sockelsubstrat 302 mit einer Erfassungskontaktstelle 304 zum Aufnehmen eines Endes eines länglichen Verbindungselements (nicht dargestellt) dar. Vergleiche das Sockelsubstrat 205 von 2E und die entsprechenden Elemente. Hier verbindet die Leiterbahn 306 die Erfassungskontaktstellen-Metallisierung 304 mit dem Anschluss 308, der an einer Kante des Substrats 302 dargestellt ist. Die Leiterbahn 306 ist nur erläuternd, da die Verbindung zwischen den Anschlüssen 304 und 308 ebenso vergraben sein könnte, wie in 2A und 2D dargestellt und wie auf dem Fachgebiet bekannt. Der Pfeil 310 stellt schematisch eine Verbindung dar, die durch ein externes Bauelement mit dem Anschluss 308 hergestellt werden kann. Nützliche Verbindungen sind gut bekannt und umfassen Randstiftleisten mit entsprechenden Sockeln, Pogostifte, Drahtbonden, Leiterrahmen und andere.
  • 3B stellt ein bevorzugtes Ausführungsbeispiel einer Sockelanordnung 320 zum Verbinden eines externen Bauelements mit einem Sockelsubstrat 322 mit einer Erfassungskontaktstelle 324 zum Aufnehmen eines Endes eines länglichen Verbindungselements (nicht dargestellt, vergleiche 203) dar. In diesem Beispiel ist eine Leiterbahn 326 auf dem Substrat 322 vorgesehen und erstreckt sich zum Anschluss 328, hier an einer Kante des Substrats 322. In diesem Beispiel ist das Sockelsubstrat 322 durch ein Trägersubstrat 330 abgestützt. Das Trägersubstrat kann eine Vielfalt von Materialien, vorzugsweise Keramik, Silizium oder eine PCB sein. Das Trägersubstrat 330 weist einen Anschluss 332 auf. Der Anschluss 328 des Sockelsubstrats 322 ist mit dem Anschluss 332 des Trägersubstrats 330 durch ein beliebiges geeignetes Mittel wie z.B. einen Bonddraht 334, der unter Verwendung von herkömmlichen Drahtbondverfahren befestigt werden kann, elektrisch verbunden. Der Pfeil 336 stellt schematisch eine Verbindung dar, die durch ein externes Bauelement mit dem Anschluss 338 und daher mit der Erfassungsvertiefung 324 hergestellt werden kann.
  • 3C stellt ein weiteres bevorzugtes Ausführungsbeispiel eines Sockels, hier eines Sockels 340, dar. Das Sockelsubstrat 342 weist eine Erfassungsvertiefung 344 mit einem Teil 344a (vergleiche 227a) zum Aufnehmen eines Endes eines länglichen Verbindungselements (nicht dargestellt) auf. In diesem Beispiel erstreckt sich die Erfassungsvertiefung 344 vollständig durch das Sockelsubstrat 342 und weist einen unteren Teil 344b (vergleiche 227b) zur Herstellung einer weiteren Verbindung auf. In diesem Ausführungsbeispiel weist das Trägersubstrat 346 einen ersten Anschluss 348, einen zweiten Anschluss 350 und eine Leiterbahn 352, die die zwei Anschlüsse 348 und 350 verbindet, auf. Eine Masse aus leitendem Material 354 (vergleiche 334) wie z.B. Lötmittel, eine Lötkugel, eine Menge an leitendem Epoxid oder dergleichen, wird innerhalb des unteren Teils 344b des Anschlusses 344 angeordnet und erstreckt sich vom Trägersubstrat weg, um eine elektrische Verbindung zwischen dem Anschluss 344 des Sockelsubstrats 342 und dem Anschluss 348 des Trägersubstrats 346 zu bewirken. In diesem Beispiel wird eine Verbindung, die durch den Pfeil 356 angegeben ist, mit einem externen Bauelement (nicht dargestellt) mit dem Anschluss 350 hergestellt.
  • Ausbilden von Durchgangslochanschlüssen in Silizium
  • Wie vorstehend mit Bezug auf die 2F und 3C erörtert, ist es möglich, das Sockelsubstrat (225, 346) mit einem Anschluss vom Durchgangslochtyp zu versehen, von welchem ein oberer Teil das freie Ende eines länglichen Verbindungselements aufnimmt und von welchem ein unterer Teil nach Wunsch verbunden werden kann.
  • In bestimmten Anwendungen wäre es erwünscht, das Sockelsubstrat aus Silizium auszubilden. Dies ist in einer Anordnung, die mit einem arbeitenden Halbleiterbauelement in engem Kontakt steht, besonders hilfreich. Solche Bauelemente werden während der Verwendung oder vielleicht während des Testens im Allgemeinen warm und es ist sehr hilfreich, sie mit Materialien zu verbinden, die einen ähnlichen Wärmeausdehnungskoeffizienten aufweisen, so dass das aktive Bauelement und die Kontaktvorrichtung in einer ähnlichen geometrischen Beziehung bleiben. Das Anpassen eines Siliziumbauelements an ein anderes Siliziumbauelement ist besonders erwünscht.
  • Die 4A-4F stellen die Bearbeitung einer Struktur 400 zum Ausbilden von Anschlüssen vom Durchgangslochtyp in einem Siliziumsubstrat 402 dar. Siehe im Allgemeinen die Erörterung in PCT WO97/43656 ("Wafer-Level Burn-In and Test") hinsichtlich der 5A, 5B und 5C dieser Veröffentlichung.
  • 4A stellt einen ersten Schritt des Prozesses dar. Eine Schicht 404 aus Nitrid wird auf eine Vorderfläche eines Substrats 402 aufgebracht, welches ein Stück aus 1,0,0-Silizium ist. Die Nitridschicht wird so strukturiert, dass sie Öffnungen 406 aufweist. Diese Öffnungen 406 sind vorzugsweise quadratisch, wobei sie Querabmessungen (S1) von 150-250 μm, wie z.B. 200 μm, aufweisen. Auf eine ähnliche Weise wird eine Nitridschicht 408 auf eine Rückfläche des Substrats 402 aufgebracht und wird so strukturiert, dass sie Öffnungen 410 aufweist. Die Öffnungen 410 in der Nitridschicht 408 sind vorzugsweise quadratisch, wobei sie Querabmessungen (S2) von 150-250 μm, wie z.B. 200 μm, aufweisen. Ausgewählte und im Allgemeinen jede der Öffnungen 406 liegt direkt entgegengesetzt zu einer entsprechenden der Öffnungen 410. Ein Paar von ausgerichteten Öffnungen 406 und 410 legen den Ort eines im Siliziumsubstrat 402 ausgebildeten Durchgangslochanschlusses fest.
  • Die Öffnungen 406 und 410 sind als mit derselben Querabmessung zueinander (d.h. S1 = S2) dargestellt, aber, wie nachstehend erörtert wird, ist dies nicht notwendig und kann in einigen Implementierungen nicht bevorzugt sein.
  • In einem bevorzugten Ausführungsbeispiel sind zu 406 und 410 äquivalente Öffnungen vielmehr rechteckig als quadratisch. Entgegengesetzte Öffnungen können parallel orientierte Rechtecke aufweisen oder entgegengesetzte Öffnungen könnten orthogonal sein. Im Allgemeinen erzeugt eine rechteckige Öffnung beim Ätzen vielmehr eine Wannenstruktur als einen Punkt. Die relativen Abmessungen von jeder müssen nicht gleich sein.
  • 4B stellt einen nächsten Schritt dar, in dem das Substrat 402 innerhalb der Öffnungen 406 und 410 geätzt wird, wobei die Nitridschichten 404 und 408 als Maskierungsmaterial wirken, um das Ätzen anderswo als an den Öffnungen 404 und 408 zu verhindern. Ein geeignetes Ätzmittel ist Kaliumhydroxid (KOH). Ein Merkmal von 1,0,0-Silizium ist, dass es mit KOH in einem Winkel geätzt wird, wobei der Winkel 53,7° beträgt. Das Ätzen geht gemäß dem Kristallgitter des Siliziums vor sich. Somit ist es bevorzugt, dass die Öffnungen wie z.B. 406 und 410 so orientiert sind, dass sie auf das Kristallgitter ausgerichtet sind. Die Orientierung des Gitters ist bekannt und wird im Allgemeinen durch eine Kerbe in dem im Allgemeinen kreisförmigen Siliziumwafer angegeben.
  • Das Ätzen von nur einer Seite ergibt eine pyramidenförmige Vertiefung (vergleiche 286 in 2D), die sich in diese Seite des Substrats erstreckt. Die Abmessungen der Vertiefung werden durch die Abmessung und Orientierung der Öffnung, in der das Ätzen stattfindet, und den Ätzwinkel von 1,0,0-Silizium gesteuert. Das Ätzen kommt zu einem Stop, wenn kein restliches freiliegendes Silizium auf der Oberfläche des Substrats vorhanden ist. Im Allgemeinen wird ausgehend von einer quadratischen Öffnung eine pyramidenförmige Vertiefung erzeugt. Wenn das Ätzen nicht bis zum Abschluß betrieben wird, kann ein Pyramidenstumpf ausgebildet werden. Wenn die Öffnung zum Ätzen rechteckig ist, wird eine Wannenstruktur ausgebildet.
  • In einem bevorzugten Ausführungsbeispiel geschieht das Ätzen von beiden Seiten aus und zwei pyramidenförmige Vertiefungen 412 und 414 "wachsen" zueinander hin. Durch Sicherstellen, dass die Öffnungen ausreichend breit sind und das Substrat ausreichend dünn ist, wachsen diese zwei pyramidenförmigen Vertiefungen 412 und 414 ineinander (überlappen), was zu den in 4B dargestellten "sanduhrförmigen" Durchgangslöchern führt. Falls erwünscht, kann man die Vertiefungen "überätzen", so dass die Nitridschichten 404 und 408 geringfügig über den Vertiefungsöffnungen hängen. Sobald das Ätzen durchgeführt ist, können die Nitridschichten 404 und 408 durch bevorzugtes Ätzen entfernt werden.
  • Das Ätzen dieser Sanduhr bildet ein Kontaktloch im Siliziumsubstrat aus. Kontaktlöcher werden in vielen elektronischen Produkten, wie z.B. Halbleiterbauelementen und mehrlagigen Substraten, umfangreich verwendet. Dieses neue Kontaktloch wird elektrisch leitend gemacht, dann kann es auf viele der für die Verwendung von Kontaktlöchern bekannten Weisen verwendet werden.
  • 4C stellt einen nächsten Schritt dar, bei dem das Substrat 402 erneut nitriert wird, wie z.B. durch thermisches Aufwachsen einer sehr dünnen Schicht 416 aus Nitrid auf allen Oberflächen des Substrats 402, einschließlich innerhalb der Seitenwände der Vertiefungen 412 und 414. Dieses Nitrid funktioniert teilweise zum Isolieren des Körpers des Halbleitersubstrats von irgendeinem anschließend aufgebrachten leitenden Material.
  • 4D stellt einen nächsten Schritt dar, in dem das ganze Substrat 402 mit einer dünnen Schicht 418 aus Titan-Wolfram (TiW), dann einer dünnen Keimschicht 420 aus Gold (Au) überzogen (z.B. durch Sputtern überzogen) wird. Repräsentative Abmessungen und brauchbare Verfahren und Materialien sind in der gleichzeitig anhängigen, im gemeinsamen Besitz stehenden Patentanmeldung 09/032 473 der Vereinigten Staaten, eingereicht am 26. Februar 1998, mit dem Titel "Lithographically Defined Microelectronic Contact Structures", im einzelnen dargelegt.
  • 4E stellt einen nächsten Schritt dar, in dem die Schicht 430 aus Maskierungsmaterial wie z.B. Photoresist auf beide Seiten des Substrats 402 aufgebracht und so strukturiert wird, dass sie Öffnungen aufweist, die auf die Vertiefungen 412 und 414 ausgerichtet sind. Die Keimschicht 420 innerhalb der Vertiefungen wird nicht mit dem Maskierungsmaterial bedeckt. Dann werden eine oder mehrere Schichten aus einem leitenden Material 432 wie z.B. Nickel wie z.B. durch Plattieren auf der freigelegten Keimschicht 420 innerhalb der Vertiefungen 412 und 414 abgeschieden.
  • 4F stellt einen nächsten (letzten) Schritt dar, in dem die Maskierungsschicht 430 (wie z.B. durch Abspülen) entfernt und der unplattierte Teil der Keimschichten 418 und 420 (wie z.B. durch selektives chemisches Ätzen) entfernt wird, wobei das leitende Material 432 innerhalb der zwei Vertiefungen 412 und 414, das diese überbrückt, belassen wird, wodurch ein leitendes Kontaktloch durch das Substrat 402 hindurch ausgebildet wird. Dies stellt eine elektrische Kontinuität zwischen der Vertiefung 412 und der Vertiefung 414 bereit.
  • 4G stellt einen zeitlichen Zwischenschritt in dem gerade beschriebenen Prozess dar. Wenn die Vertiefungen 412 und 414 (siehe 4B) zuerst geätzt werden, "wachsen" sie zueinander hin. In dem Fall, in dem die Öffnungen 406 und 410 (siehe 4A) dieselbe Querabmessung aufweisen (beide sind "S1"), sollten die wachsenden Vertiefungen zueinander symmetrisch sein, wobei eine das Spiegelbild der anderen ist, wie dargestellt.
  • 4H stellt einen zeitlichen Zwischenschritt (vergleiche 4G) in dem Prozess in einem Fall dar, in dem die Öffnungen 406 und 410 (siehe 4A) nicht dieselbe Querabmessung aufweisen, beispielsweise die Öffnung 406 eine größere Querabmessung aufweist als die Öffnung 410 (d.h. S1 > S2). Hier kann beobachtet werden, dass die zwei Vertiefungen 444 und 446 (vergleiche 412 und 414) mit derselben Geschwindigkeit in das Substrat 442 (vergleiche 402) wachsen, aber dass die Vertiefung 446 ihren Scheitel erreicht hat und ihr Wachstum beendet hat. Die Vertiefung 444 wächst weiter, bis das Ätzen von selbst endet. Der Entwickler sollte eine Dicke des Substrats 402 und Abmessungen der Öffnungen 406 und 410 auswählen, um diese Ätzstruktur oder eine andere ausgewählte Ätzstruktur zu ermöglichen.
  • 4I stellt ein Sockelsubstrat 452 (vergleiche 442) dar, bei dem der Prozess mit Öffnungen (vergleiche 406 und 410) begonnen hat, die nicht dieselbe Querabmessung aufweisen, wie in dem mit Bezug auf 4H erörterten Fall. Hier kann beobachtet werden, dass die Vertiefung 454 (vergleiche 444) breiter und tiefer ist als die Vertiefung 456 (vergleiche 446). Das leitende Material 458, das auf den Keimschichten (nicht dargestellt) in den Vertiefungen 454 und 456 abgeschieden wird, ist dargestellt.
  • Bei der Verwendung kann ein freies Ende eines länglichen Verbindungselements (vergleiche 223, 2F) einen Kontakt mit dem leitenden Material 432 innerhalb der Vertiefung 412 herstellen und eine leitende Masse (vergleiche 345, 3C) kann einen Kontakt mit dem leitenden Material 432 innerhalb der Vertiefung 414 herstellen.
  • Alternative Rückseitenverbindungsverfahren
  • Es wurden beispielsweise in den 2F, 3C und 4E vorstehend Verfahren zum Bewirken von Verbindungen durch das Sockelsubstrat hindurch zu dessen Rückseite beschrieben.
  • 4J stellt eine alternative Struktur 460 dar. In diesem bevorzugten Ausführungsbeispiel zum Bewirken von Verbindungen durch ein Sockelsubstrat 462 hindurch von Erfassungsanschlüssen 464 auf dessen Vorderseite bis zu dessen Rückseite. Die Anschlüsse 464 sind als die Anschlüsse vom Vertiefungstyp dargestellt, wie z.B. jene (286 und 304), die mit Bezug auf die 2D bzw. 3A beschrieben wurden.
  • Eine Leiterbahn 466 erstreckt sich zwischen einem Anschluss 464 und einem herkömmlichen plattierten Durchgangsloch 468, das sich durch das Sockelsubstrat 462 erstreckt. Auf diese Weise können Verbindungen (z.B. mit einem Verbindungssubstrat oder dergleichen) mit der Rückseite des Sockelsubstrats 462 hergestellt werden. Solche Leiterbahnen können in Verbindung mit den vorstehend erörterten plattierten Durchgangslöchern verwendet werden. Siehe beispielsweise 4I und die Verwendung der dargestellten Struktur anstelle von 468 in 4J.
  • 4K stellt ein weiteres alternatives Verfahren 480 zum Bewirken von Verbindungen durch ein Sockelsubstrat 482 (vergleiche 342 in 3C) unter Verwendung von Durchgangslöchern 484 (vergleiche 344) vom Doppelpyramidentyp mit Metallisierung dar. Das Sockelsubstrat 482 umfasst geeigneterweise einen Siliziumwafer. Eine Verbindung wird mit dem unteren Teil 484b des Durchgangslochs 484 hergestellt, wobei sich ein Ende eines länglichen Verbindungselements 486 von einem Verbindungssubstrat 488 (vergleiche 346) ganz auf dieselbe Weise wie in 2F gezeigt erstreckt. In einem bevorzugten Ausführungsbeispiel kann dieses Verbindungselement 486 an einer Zwischenschalteinrichtung befestigt werden. Das Sockelsubstrat 482 wird durch ein oder mehrere Trägersubstrate verstärkt und abgestützt, aber nicht notwendigerweise elektrisch verbunden. Diese sind vorzugsweise elektrisch isoliert und können aus Isolationsmaterial bestehen. Silizium oder Keramik sind besonders nützlich. In diesem Beispiel sind zwei Trägersubstrate 490 und 492 dargestellt.
  • Ein erstes Trägersubstrat 490 ist unmittelbar benachbart zum Sockelsubstrat 482 angeordnet und ist mit einem Loch 494 versehen, das sich auf das Durchgangsloch 484 ausgerichtet (d.h. koaxial) durch dieses erstreckt. Das Loch 494 weist eine Querabmessung auf, die größer ist als die Querabmessung des Durchgangslochs 484, wo es in die Rückseite des Sockelsubstrats 482 eintritt. Das Sockelsubstrat 482 wird vorzugsweise mit einem geeigneten Klebstoff wie z.B. Cyanoacrylat an das Trägersubstrat 490 geklebt.
  • Ein zweites Trägersubstrat 492 ist benachbart zum ersten Trägersubstrat 490 angeordnet und ist mit einem Loch 496 versehen, das sich auf das Loch 494 ausgerichtet (d.h. koaxial) durch dieses hindurch erstreckt. Das Loch 496 weist eine Querabmessung auf, die größer ist als die Querabmessung des Lochs 494. Das erste Trägersubstrat 490 wird vorzugsweise mit einem geeigneten Klebstoff wie z.B. Cyanoacrylat an das zweite Trägersubstrat 492 geklebt. Die Abmessungen der Löcher 494 und 496 sind vorzugsweise fortlaufend größer, wobei sie eine verjüngte Öffnung bilden. Diese Abmessungen sind jedoch nicht entscheidend, solange das gewünschte Verbindungselement einen elektrischen Kontakt mit dem Durchgangsloch 484 herstellen kann. Es kann beispielsweise erwünscht sein, ein schmales Loch 496 zu haben, um eine gewisse zusätzliche Festigkeit für die Anordnung vorzusehen oder bei der Positionierung des länglichen Verbindungselements 486 zu unterstützen.
  • Auf diese Weise können elektrische Verbindungen vom Verbindungssubstrat 488 mit dem Teil 484a des Durchgangslochs 484 mit der Erfassungskontaktstelle des Sockelsubstrats 482 hergestellt werden.
  • Voralterungsaufspaanvorrichtung (Anordnung) für einen einzelnen Chip
  • Vorstehend wurde eine Anzahl von Sockelsubstraten beschrieben, die zur Herstellung von elektrischen Verbindungen mit länglichen Kontaktelementen auf elektronischen Bauteilen wie z.B. Halbleiterbauelementen geeignet sind. Eine beispielhafte Anwendung für ein solches Sockelsubstrat wird nun beschrieben.
  • 5 stellt eine Anordnung 500 mit einem Verbindungs- und Trägersubstrat 502 (vergleiche 330 in 3B) und einem Sockelsubstrat 504 (vergleiche 322) der vorstehend mit Bezug auf 3B beschriebenen Art dar. Das Sockelsubstrat 504 weist Erfassungskontaktstellen auf, die Anschlüsse 506 (vergleiche 324) sind, die mit Außenbondanschlüssen 508 (vergleiche 328) durch Leiterbahnen 510 (vergleiche 326) verbunden sind. Die Außenbondanschlüsse 508 sind durch Bonddrähte 512 (vergleiche 334) mit Anschlüssen 514 (vergleiche 332) auf dem Verbindungssubstrat 502 verbunden. Die Anschlüsse 514 können unter Verwendung von auf dem Fachgebiet gut bekannten Verfahren mit anderen Bauelementen verbunden werden. Ein repräsentatives Verfahren besteht darin, Leiterbahnen auf der Oberfläche des Trägersubstrats vorzusehen. Mit Bezug auf die Draufsicht von 5A wird das Sockelsubstrat 504 geeigneterweise mit einer Vielzahl von Anschlüssen 506 versehen. Als Beispiel sind acht gezeigt.
  • Bei der Verwendung nehmen die Anschlüsse 506 die Enden einer entsprechenden Vielzahl von Verbindungselementen 516 (vergleiche 204) wie z.B. Federkontaktelementen, die sich von einer Oberfläche eines elektronischen Bauteils 518 (vergleiche 202) wie z.B. eines Halbleiterbauelements erstrecken, auf.
  • Die Anordnung 500 umfasst ferner ein Gehäuse (Hülse) 520 in der allgemeinen Form eines offenen Kastens. Mit Bezug auf 5B weist das Gehäuse 520 eine obere Oberfläche 522 und vier Seitenwände 524, 526, 528 und 530 (von denen zwei, die Seitenwände 524 und 528, in der Querschnittsansicht von 5 sichtbar sind) auf. Die Unterseite des Gehäuses 520 ist offen. Die entgegengesetzten Seitenwände 524 und 528 sind jeweils mit vorsprungartigen Beinen 532 bzw. 534 versehen, die sich von diesen an der Unterseite des Gehäuses 520 vorbei erstrecken. Die obere Oberfläche 522 des Gehäuses 520 ist mit einem gewölbten Teil (Abschnitt) 536 versehen, der bei der Verwendung gegen die Rückfläche des elektronischen Bauteils 518 nach unten drückt, wie durch den Pfeil 538 in 5 dargestellt, um die Enden der Verbindungselemente 516 mit den Anschlüssen 506 in Kontakt zu halten. Um das Gehäuse 520 an dem Verbindungssubstrat 502 an der Stelle zu halten, werden die Enden der Beine 532 und 534 durch entsprechende Löcher 540 bzw. 542 im Verbindungssubstrat 502 eingesetzt. Mit Bezug auf 5 erstrecken sich Endteile der Beine 532 und 534 an der unteren Oberfläche des Verbindungssubstrats 502 vorbei und sind so geformt (gekräuselt, gebogen), dass sie an der unteren Oberfläche des Verbindungssubstrats 502 festgehalten werden und das Gehäuse 520 auf dem Verbindungssubstrat 502 an der Stelle halten.
  • Die Anordnung 500 ist zum Durchführen einer Voralterung an elektronischen Bauteilen wie z.B. Halbleiterbauelementen folgendermaßen nützlich. Das Bauelement 518 wird auf dem Sockelsubstrat 502 so angeordnet, dass die Enden der Verbindungselemente 516 mit den Anschlüssen 506 des Sockelsubstrats 504 in Eingriff kommen. Das Gehäuse 520 wird über dem Halbleiterbauelement 518 so angeordnet, dass der gewölbte Teil 536 gegen die Rückfläche des Halbleiterbauelements 518 drückt und so dass die Vorsprünge 532 und 534 sich durch die entsprechenden Löcher 540 und 542 im Verbindungssubstrat 502 erstrecken. Leistung kann zu den Anschlüssen 508 des Verbindungssubstrats 502 geliefert werden, um das Halbleiterbauelement 518 einzuschalten und vorzualtern. Das Gehäuse 520 kann durch Quetschen der Beine 532 und 534 nach innen (zueinander hin), wie durch die Pfeile 544 dargestellt, entfernt werden und das Halbleiterbauelement 518 kann entfernt werden. Ein weiteres wird an seiner Stelle installiert und der Prozess wird wiederholt (das Gehäuse wird wieder auf dem Verbindungssubstrat installiert, um das nachfolgende Bauteil vorzualtern).
  • Eine weitere Aufspannvorrichtung für ein einzelnes Bauteil
  • Die 5C und 5D stellen ein weiteres bevorzugtes Ausführungsbeispiel dar. Das Gehäuse 550 ist ähnlich zum vorstehend beschriebenen Gehäuse 520. Das Gehäuse 550 liegt in der allgemeinen Form eines offenen Kastens vor. Wie am besten in 5D zu sehen (vergleiche 5B), weist das Gehäuse 550 eine obere Oberfläche 552 (vergleiche 522) und vier Seitenwände 554, 556, 558 und 560 (vergleiche 524, 526, 528, 530, von denen zwei, die Seitenwände 524 und 528, in der Querschnittsansicht von 5C sichtbar sind, auf. Die Unterseite des Gehäuses 550 ist offen. Zwei entgegengesetzte Seitenwände 554 und 558 sind jeweils mit vorsprungartigen Beinen 562 bzw. 564 (vergleiche 532 und 534) versehen, die sich von diesen und an der Unterseite des Gehäuses 550 vorbei erstrecken.
  • Die obere Oberfläche 552 des Gehäuses 550 ist gestanzt oder dergleichen, so dass sie drei längliche Teile 566, 568 und 570 aufweist. Zwei von diesen länglichen Teilen 566 und 570 erstrecken sich parallel zueinander und beabstandet voneinander von der Nachbarschaft einer Kante der oberen Oberfläche 552 zu einer entgegengesetzten Kante der oberen Oberfläche. Der dritte dieser länglichen Teile 568 erstreckt sich von der Nachbarschaft der entgegengesetzten Kante der oberen Oberfläche in Richtung der einen Kante der oberen Oberfläche parallel zu und zwischen den zwei länglichen Teilen 566 und 570. Jeder der länglichen Teile 566, 568 und 570 ist als freitragende "Schale" (vergleiche 536) geformt, die in der Lage ist, auf die Rückfläche des elektronischen Bauteils 572 (vergleiche 518) nach unten zu drücken, wie durch den Pfeil 574 (vergleiche 538) angegeben.
  • Die Beine 562 und 564 des Gehäuses 550 werden geeigneterweise auf die folgende Weise ausgebildet. Mit Bezug auf 5D wird ein Bein 564 in einer Seitenwand 558 des Gehäuses durch zwei beabstandete parallele Kerben 576 und 578 ausgebildet, die sich von der unteren Kante der Seitenwand 558 im Wesentlichen zur oberen Kante der Seitenwand 558 erstrecken. Das Bein 564 kann dann von der Seitenwand nach außen gebogen werden, dann kann ein Endteil 564A des Beins so gebogen werden, dass er sich parallel zur Seitenwand erstreckt. Dies ist zu einem Verbindungssubstrat (vergleiche 502) mit einem Loch (vergleiche 542) zum Aufnehmen des Endes des länglichen Beins 564 senkrecht (90°). Und wie im vorherigen Beispiel können die Endteile der Beine 562 und 564 so geformt (gekrümmt, gebogen) werden, dass sie an der unteren Oberfläche des Verbindungssubstrats (502) festgehalten werden und das Gehäuse 550 auf dem Verbindungssubstrat (502) an der Stelle halten.
  • In einer nützlichen Variante der Kontaktarchitektur werden Kontaktanschlüsse direkt auf einem Trägersubstrat vorgesehen. Mit Bezug auf 5 als Beispiel können Anschlüsse 506 direkt im Trägersubstrat 502 ausgebildet werden. In einem bevorzugten Ausführungsbeispiel sind solche Anschlüsse 506 ein flacher Kontakt benachbart zur Oberfläche des Trägersubstrats. Das Trägersubstrat 502 kann ein organisches Material wie z.B. eine Leiterplatte sein. In diesem Ausführungsbeispiel besteht kein Bedarf für Drahtbondstellen 512 und die Anschlüsse 506 können nach Wunsch direkt mit einer anderen Schaltung verbunden werden.
  • In einer nützlichen Variante des umschließenden Gehäuses wird eine einfache flache Einheit an den vier Ecken mit Beinen ganz wie ein typischer Tisch ausgestattet, wobei sich die Beine in Richtung des Trägersubstrats erstrecken. Das Trägersubstrat weist wiederum entsprechende Löcher auf, in die die Beine eingesetzt werden können. Die Beine können ein biegsames, versetztes oder aufweitendes Verriegelungsmerkmal umfassen, um die flache Einheit an der Stelle zu halten, um das Halbleiterbauelement 518 in Kontakt mit den Anschlüssen 506 zu befestigen. In einem besonders bevorzugten Ausführungsbeispiel wird ein Gehäuse mit Beinen aus thermoplastischem Material ausgestattet. Das Halbleiterbauelement 518 wird auf die Anschlüsse 506 ausgerichtet und das Gehäuse wird so angeordnet, dass es einen gewissen Druck auf das Halbleiterbauelement ausübt, wobei die Beine durch Löcher im Trägersubstrat verlaufen. Jedes Bein des Gehäuses wird dann erhitzt ("heiß angepflockt"), um das Material auf eine Weise zu schmelzen, so dass verhindert wird, dass sich das Bein durch das Loch im Substrat zurückbewegt.
  • Eine weitere Anordnung für einen einzelnen Chip
  • Vorstehend wurden zwei Aufspannvorrichtungen beschrieben, die beide Gehäuse (520, 550) zum reversiblen Verbinden eines elektronischen Bauteils (518, 572) mit einem Sockelsubstrat für den Zweck der Prüfung (Voralterung oder Testen) des elektronischen Bauteils beinhalteten. Es wurde auch ein Verfahren zum Bewirken von Verbindungen zwischen dem Sockelsubstrat und einem externen Bauelement oder System beschrieben.
  • 6 stellt ein alternatives Verfahren 600 zum Halten eines elektronischen Bauteils 602 mit länglichen Verbindungselementen 604, die sich von diesem erstrecken, an Anschlüssen eines Sockelsubstrats 608 dar. In diesem Beispiel ist das Sockelsubstrat 608 vom vorstehend mit Bezug auf 3B beschriebenen Typ. Das Sockelsubstrat 608 (vergleiche 322) weist Anschlüsse 606 (vergleiche 324) vom Vertiefungstyp auf, die mit Außenbondanschlüssen 610 (vergleiche 328) durch Leiterbahnen 612 (vergleiche 326) verbunden sind. Die Außenbondanschlüsse 610 sind durch Bonddrähte 614 (vergleiche 334) mit Anschlüssen 616 (vergleiche 332) auf dem Verbindungssubstrat 609 verbunden.
  • Anstatt dass Leiterbahnen (vergleiche 339) und Anschlüsse (vergleiche 336) auf der Oberfläche des Verbindungssubstrats 608 vorhanden sind und Verbindungen (vergleiche 336) mit der Oberseite des Verbindungssubstrats 609 hergestellt sind, ist das Verbindungssubstrat 609 in diesem Beispiel mit einem Satz von "Pogostiften" 620 versehen, die sich von einer unteren Oberfläche desselben erstrecken und durch interne Leiterbahnen 622 mit den Anschlüssen 616 verbunden sind.
  • Anstatt dass ein Gehäuse (520, 550) vorhanden ist, das das elektronische Bauteil (518, 572) am Sockelsubstrat hält, wird das elektronische Bauteil 602 in diesem Beispiel durch einen Prüfkopf (oder eine Vakuumaufspannvorrichtung) 630 am Sockelsubstrat 608 gehalten.
  • 6A stellt ein Verfahren 650 dar, das für jegliche der vorstehend erwähnten Verfahren zum mittels Sockel erfolgenden Aufnehmen eines elektronischen Bauteils zum Durchführen einer Voralterung oder eines Tests repräsentativ ist. Ein Sockelsubstrat 652 weist eine Vielzahl von "Erfassungs"-Anschlüssen (Vertiefungen, Kontaktstellen usw.) 604 auf einer Oberfläche desselben auf und ist auf eine beliebige geeignete Weise (Bonddrähte, leitende Massen usw.) an einem Verbindungssubstrat 656 angebracht und mit diesem verbunden, das wiederum auf eine beliebige geeignete Weise (z.B. Randstiftleisten, Pogostifte usw.) mit einem externen Prüfgerät oder -system ("PRÜFGERÄT") 658 verbunden ist.
  • Das Konzept der mittels Sockel erfolgenden Aufnahme eines einzelnen Federhalbleiterbauelements kann folgendermaßen leicht auf eine Vielzahl von Federhalbleiterbauelementen erweitert werden.
  • Die 7 und 7A stellen eine Anordnung 700 zum gleichzeitigen Prüfen einer Vielzahl (vier in 7 gezeigt) von elektronischen Bauteilen 702 dar, die Federhalbleiterbauelemente sind. Jedes der Federhalbleiterbauelemente 702 (vergleiche 518) weist längliche Verbindungselemente auf, die Federkontaktelemente sind, die sich von einer Oberfläche desselben erstrecken. Eine entsprechende Vielzahl (acht in 7A gezeigt) von Sockelsubstraten 704 (vergleiche 504) weisen Erfassungskontaktstellen 706 (sechs pro Sockelsubstrat gezeigt) auf, die geeigneterweise Vertiefungsanschlüsse (vergleiche 506) zum mittels Sockel erfolgenden Aufnehmen der freien Enden der länglichen Verbindungselemente auf eine beliebige der vorstehend beschriebenen Weisen sind. Die Sockelsubstrate 704 sind alle geeigneterweise an einem gemeinsamen Träger/Verbindungs-Substrat 708 (vergleiche 502) auf eine beliebige der vorstehend beschriebenen Weisen angebracht und mit diesem elektrisch verbunden. Keine speziellen Verbindungen sind der Darstellungsklarheit halber wiedergegeben. Beispielhafte Verbindungen vom Verbindungssubstrat 708 mit der "Außenwelt" sind in diesem Beispiel als Vielzahl von Pogostiften 710 dargestellt. Die Federhalbleiterbauelemente 702 werden am entsprechenden Sockelsubstrat 704 auf eine beliebige geeignete Weise gehalten, wie z.B. vorstehend beschrieben wurde (z.B. Gehäuse 520 und 550, Prüfkopf 630 oder dergleichen), wie durch die Pfeile 712 dargestellt. Auf diese Weise können eine Anzahl (wie z.B. acht) von einzelnen Federhalbleiterbauelementen 704 reversibel mit einem externen Bauelement oder System (vergleiche 658) verbunden werden.
  • Wie in 7B gezeigt, kann das Konzept der Prüfung einer Gruppe von einzelnen Chips (elektronischen Bauteilen) mit einem einzelnen Sockelsubstrat 704', das durch ein Verbindungssubstrat 708' (vergleiche 708) getragen und mit diesem verbunden ist, implementiert werden. In dieser Figur sind acht Sockelbereiche auf dem Sockelsubstrat 704' durch gestrichelte Linien getrennt dargestellt und entsprechen den acht diskreten Sockelsubstraten 704, die in 7A dargestellt sind.
  • Waferebenensystem
  • Die Konzepte der mittels Sockel erfolgenden Aufnahme eines einzelnen Federhalbleiterbauelements und der mittels Sockel erfolgenden Aufnahme einer Anzahl von Federhalbleiterbauelemente wurden vorstehend beschrieben. Die Konzepte können auf die Prüfung eines ganzen Wafers von Federhalbleiterbauelementen folgendermaßen erweitert werden.
  • 8 stellt ein System 800 zum Testen eines ganzen Wafers (WUT) 802 (vergleiche 702) mit Federhalbleiterbauelementen dar. Ein einzelnes Sockelsubstrat oder eine Kombination eines Sockelsubstrats und Verbindungssubstrats mit geeigneten Erfassungskontaktstellen wird insgesamt bemessen und mit Erfassungskontaktstellen (Anschlüssen, nicht dargestellt) ausgebildet, um die freien Enden von Verbindungselementen aufzunehmen, die sich in diesem Fall von allen Halbleiterbauelementen auf dem WUT 802 wegerstrecken. Dies kann auf verschiedene Weisen durchgeführt werden.
  • Eine erste Art und Weise, um dies durchzuführen, besteht darin, ein einzelnes großes Verbindungssubstrat (vergleiche 708) mit einer geeigneten Anzahl von einzelnen Sockelsubstraten (vergleiche 704) zu bestücken, so dass jedem Halbleiterbauelement auf dem WUT 802 ein Sockelsubstrat zugeordnet ist und dieses seine Verbindungselemente aufnimmt. Dies ist ganz wie das in 7 gezeigte System, aber in einem größeren Maßstab, und abgesehen davon, dass die Halbleiterbauelemente (702) auf dem WUT 802 liegen (d.h. nicht vom WUT vereinzelt sind).
  • Eine weitere Art und Weise, um dies durchzuführen, besteht darin, ein einzelnes großes Verbindungssubstrat (vergleiche 708) mit einer geeigneten kleineren Anzahl von Sockelsubstraten (vergleiche 704') zu bestücken, von denen jedes in der Lage ist, die Verbindungselemente von einer Anzahl (z.B. acht) von Halbleiterchips (vergleiche 702), die sich auf dem WUT 802 befinden, aufzunehmen. Dies ist ganz wie das in 7A gezeigte System, aber in einem größeren Maßstab.
  • Noch eine weitere Art und Weise, um dies durchzuführen, ist in 8A gezeigt. In diesem Fall ist ein einzelnes Sockelsubstrat 804, das aus einem anderen Siliziumwafer ausgebildet sein kann, größer (z.B. im Durchmesser) als der WUT 802. Ein Umfangsbereich des Sockelsubstrats 804, der sich über den Umfang des WUT 802 hinaus erstreckt, wird mit Kontaktstellen 806 oder dergleichen versehen, um Verbindungen mit externen Systemen und Bauelementen auf eine beliebige der vorstehend beschriebenen Weisen zu bewirken. Bei der Verwendung (d.h. wenn die Halbleiterbauelemente auf dem WUT betrieben werden), kann ungewollte Wärme vom WUT 802 und vom Sockelsubstrat 804 durch thermische Aufspannvorrichtungen 812 bzw. 814 abgeführt werden.
  • Noch eine weitere Art und Weise, um dies durchzuführen, ist in 8B gezeigt. In diesem Fall weist ein einzelnes Sockelsubstrat 804', das aus einem anderen Siliziumwafer ausgebildet sein kann, ungefähr dieselbe Größe (z.B. im Durchmesser) auf wie der WUT 802 und wird an einem Verbindungssubstrat 808, das größer ist als entweder das Sockelsubstrat 804' oder der WUT 802, montiert und mit diesem verbunden. Ein Umfangsbereich des Verbindungssubstrats 808, der sich über den Umfang des Sockelsubstrats 804' hinaus erstreckt, wird mit Kontaktstellen 806' oder dergleichen bestückt, um Verbindungen mit externen Systemen und Bauelementen auf eine beliebige der vorstehend beschriebenen Weisen zu bewirken. Bei der Verwendung (d.h. wenn die Halbleiterbauelemente auf dem WUT betrieben werden), kann ungewollte Wärme vom WUT 802 und vom Sockelsubstrat 804' durch thermische Aufspannvorrichtungen 812' bzw. 814' abgeführt werden.
  • 8C stellt schematisch ein beispielhaftes Schema 820 zum Anordnen und Verbinden der verschiedenen Sockel (vergleiche 704'), die sich auf dem Sockelsubstrat befinden, ob das Sockelsubstrat das Sockelsubstrat 804 von 8A oder das Sockelsubstrat 804' von 8B ist, dar. Eine Vielzahl von Sockeln 822 sind in Spalten (von "a" bis "n" nummeriert) und Reihen (von "1" bis "N" nummeriert) angeordnet. Jeder Sockel 822 entspricht einem der Halbleiterbauelemente, die sich auf dem zu prüfenden Wafer (WUT) 802 befinden. Für Zwecke des einfachen Voralterns der Vielzahl von Halbleiterbauelementen, die sich auf dem WUT 802 befinden, ist es im Allgemeinen angemessen, dass jeder Sockel Anschlüsse (z.B. Vertiefungsanschlüsse) aufweist, die den Verbindungen auf den Federhalbleiterbauelementen entsprechen, die Leistung benötigen, um das Halbleiterbauelement vorzualtern. Mit anderen Worten, es ist im Allgemeinen nicht erforderlich, Verbindungen mit allen Verbindungselementen der Halbleiterbauelemente herzustellen, um sie vorzualtern. Wie in der Figur gezeigt, kann Leistung zu den verschiedenen Sockeln 822 über eine verringerte Anzahl von gemeinsamen Leitungen 824 geliefert werden, wobei jede Leitung mit einem entsprechenden Sockel über einen Widerstand 826 verbunden ist. Sollte eines der Halbleiterbauelemente, die sich auf dem WUT 802 befinden, überbrückt werden, würde es auf diese Weise durch die Widerstände von den restlichen der vorgealterten Halbleiterbauelemente isoliert werden.
  • Umwandeln einer Nadelkarte
  • Eine Nadelkarte umfasst ein Verbindungssubstrat und längliche Federkontaktelemente, die sich direkt oder indirekt von diesem erstrecken und angeordnet sind, um mit Anschlüssen von Halbleiterbauelementen, die sich auf einem Halbleiterwafer befinden, einen Kontakt herzustellen. Ein Prüfgerät wird mit der Nadelkarte verbunden, um die Halbleiterbauelemente auf dem Wafer zu prüfen.
  • Die im gemeinsamen Besitz stehende, gleichzeitig anhängige US-Patentanmeldung Nr. 08/554 902, eingereicht am 09. Nov. 95 (Status: anhängig), und ihr Gegenstück, die PCT-Patentanmeldung Nr. US95/14844, eingereicht am 13. Nov. 95 (Status: anhängig, veröffentlicht als WO96/15458, 23. Mai 96), offenbaren eine beispielhafte Nadelkarte. 9 hierin ist zu 5 dieser gleichzeitig anhängigen Patentanmeldungen vergleichbar. In diesen Anmeldungen mit 5xx nummerierte Elemente sind hierin im Allgemeinen mit 9xx nummeriert.
  • 9 stellt eine Nadelkartenanordnung 900 dar, die als ihre Hauptfunktionskomponenten eine Nadelkarte 902, eine Zwischenschalteinrichtung 904 und ein Verbindungssubstrat 906, das ein Raumtransformator sein kann, umfasst, welche bei der Verwendung zur Herstellung von reversiblen Verbindungen mit länglichen Verbindungselementen 926, die sich von Halbleiterbauelementen erstrecken, die sich auf einem Halbleiterwafer 908 befinden, geeignet ist.
  • Während der Raumtransformator (518) der gleichzeitig anhängigen Anmeldungen mit einer Vielzahl von elastischen Verbindungselementen (524, "Sonden", "Sondenelementen") versehen ist, die zur Herstellung von Druckverbindungen mit entsprechenden Bondkontaktstellen (526) auf den Halbleiterbauelementen, die sich auf dem Halbleiterwafer (508) befinden, angeordnet sind, ist in der Nadelkartenanordnung 900 der vorliegenden Erfindung ein Sockelsubstrat 924 einer beliebigen der vorstehend beschriebenen Arten von Sockelsubstraten geeigneterweise am Verbindungssubstrat 918 auf eine beliebige der vorstehend beschriebenen Weisen angebracht und mit diesem verbunden.
  • Bei der Verwendung wird der Wafer 908 gegen die Nadelkartenanordnung 900 gedrückt (wie durch den Pfeil 925 dargestellt) (oder umgekehrt), so dass die Enden der länglichen Verbindungselemente 926, die sich von einem oder mehreren (einschließlich aller) der Halbleiterbauelemente auf dem Halbleiterwafer 908 erstrecken, einen Kontakt mit den Anschlüssen (z.B. Vertiefungsanschlüssen) auf dem Sockelsubstrat 924 herstellen. Im Fall, dass die Verbindungselemente von weniger als allen der Halbleiterbauelemente kontaktiert werden, wird nach dem Testen derjenigen, die kontaktiert sind, der Wafer 908 umpositioniert, so dass andere der Halbleiterbauelemente kontaktiert werden (wiederholtes "Aufsetzen") und getestet werden können.
  • Ein Vorteil, der unter Verwendung der Nadelkartenanordnung 900 der vorliegenden Erfindung leicht realisiert werden kann, besteht darin, dass die Metallurgie der Erfassungsanschlüsse des Sockelsubstrats 924 leicht gesteuert wird, um den Kontakt mit den Enden der Verbindungselemente 926 zu optimieren, beispielsweise ein Gold-Gold-Kontakt und ein Scheuern zu begrenzen.
  • Im Interesse der Vollständigkeit folgt eine kurze Beschreibung der restlichen Elemente der Nadelkartenanordnung 900.
  • Die Nadelkarte 902 ist im Allgemeinen ein herkömmliches Leiterplattensubstrat mit einer Vielzahl (zwei von vielen gezeigt) von Kontaktflächen (Anschlüssen) 910, die auf der oberen (wie gesehen) Oberfläche desselben angeordnet sind.
  • Die Zwischenschalteinrichtung 904 umfasst ein Substrat 912. Eine Vielzahl (zwei von vielen gezeigt) von elastischen Verbindungselementen 914 sind an der unteren (wie gesehen) Oberfläche des Substrats 912 angebracht (durch ihre proximalen Enden) und erstrecken sich von dieser nach unten (wie gesehen), und eine entsprechende Vielzahl (zwei von vielen gezeigt) von elastischen Verbindungselementen 916 sind an der oberen (wie gesehen) Oberfläche des Substrats 912 angebracht (durch ihre proximalen Enden) und erstrecken sich von dieser nach oben (wie gesehen). Das Verbindungssubstrat 906 umfasst ein geeignetes mit Schaltungen versehenes Substrat 918 wie z.B. ein mehrlagiges Keramiksubstrat mit einer Vielzahl (zwei von vielen gezeigt) von Anschlüssen (Kontaktflächen, Kontaktstellen) 920, die auf der unteren (wie gesehen) Oberfläche desselben angeordnet sind, und einer Vielzahl (zwei von vielen gezeigt) von Anschlüssen (Kontaktflächen, Kontaktstellen) 922, die auf der oberen (wie gesehen) Oberfläche desselben angeordnet sind.
  • Die Nadelkartenanordnung 900 umfasst die folgenden Hauptkomponenten zum Stapeln der Zwischenschalteinrichtung 906 und des Verbindungssubstrats 906 auf der Nadelkarte 902:
    eine hintere Montageplatte 930, die aus einem starren Material, wie z.B. rostfreiem Stahl, besteht,
    eine Stellglied-Montageplatte 932, die aus einem starren Material, wie z.B. rostfreiem Stahl, besteht,
    eine vordere Montageplatte 934, die aus einem starren Material, wie z.B. rostfreiem Stahl, besteht,
    eine Vielzahl (zwei von vielen gezeigt, drei ist bevorzugt) von Differentialschrauben mit einem äußeren Differentialschraubenelement 936 und einem inneren Differentialschraubenelement 938,
    einen Montagering 940, der vorzugsweise aus einem federnden Material, wie z.B. Phosphorbronze, besteht und der ein Muster von federnden Vorsprüngen (nicht dargestellt), die sich von diesem erstrecken, aufweist,
    eine Vielzahl (zwei von vielen gezeigt) von Schrauben 942 zum Halten des Montagerings 938 an der vorderen Montageplatte 934, wobei das Verbindungssubstrat 906 dazwischen festgehalten ist,
    wahlweise einen Abstandsring 944, der zwischen dem Montagering 940 und dem Verbindungssubstrat 906 angeordnet ist, um Herstellungstoleranzen Rechnung zu tragen, und
    eine Vielzahl (zwei von vielen gezeigt) von Drehkugeln 946, die auf (wie gesehen) den Differentialschrauben angeordnet sind (z.B. auf dem inneren Differentialschraubenelement 938).
  • Die hintere Montageplatte 930 ist eine Metallplatte oder ein Metallring (als Ring gezeigt), die/der auf der unteren (wie gezeigt) Oberfläche der Nadelkarte 902 angeordnet wird. Eine Vielzahl (eines von vielen gezeigt) von Löchern 948 erstrecken sich durch die hintere Montageplatte.
  • Die Stellglied-Montageplatte 932 ist eine Metallplatte oder ein Metallring (als Ring gezeigt), die/der auf der unteren (wie gezeigt) Oberfläche der hinteren Montageplatte 930 angeordnet wird. Eine Vielzahl (eines von vielen gezeigt) von Löchern 950 erstrecken sich durch die Stellglied-Montageplatte. Bei der Verwendung wird die Stellglied-Montageplatte 932 an der hinteren Montageplatte 930 auf eine beliebige geeignete Weise wie z.B. mit Schrauben (aus der Figur der Darstellungsklarheit halber weggelassen) befestigt.
  • Die vordere Montageplatte 934 ist ein starrer Ring, vorzugsweise aus Metall. Bei der Verwendung wird die vordere Montageplatte 934 an der hinteren Montageplatte 930 auf eine beliebige geeignete Weise wie z.B. mit Schrauben (aus der Figur der Darstellungsklarheit halber weggelassen), die sich durch entsprechende Löcher (aus der Figur der Darstellungsklarheit halber weggelassen) durch die Nadelkarte 902 hindurch erstrecken, befestigt, wodurch die Nadelkarte 902 sicher zwischen der vorderen Montageplatte 934 und der hinteren Montageplatte 930 festgehalten wird.
  • Die vordere Montageplatte 934 weist eine flache untere (wie gesehen) Oberfläche auf, die an der oberen (wie gesehen) Oberfläche der Nadelkarte 902 angeordnet wird. Die vordere Montageplatte 934 weist eine große zentrale Öffnung durch diese hindurch auf, die durch eine innere Kante 952 derselben festgelegt ist, die so bemessen ist, dass sie ermöglicht, dass die Vielzahl von Kontaktanschlüssen 910 der Nadelkarte 920 innerhalb der zentralen Öffnung der vorderen Montageplatte 934 liegen, wie gezeigt.
  • Wie erwähnt, ist die vordere Montageplatte 934 eine ringartige Struktur mit einer flachen unteren (wie gesehen) Oberfläche. Die obere (wie gesehen) Oberfläche der vorderen Montageplatte 934 ist abgestuft, wobei die vordere Montageplatte in einem äußeren Bereich derselben dicker (vertikale Ausdehnung, wie gesehen) ist als in einem inneren Bereich derselben. Die Stufe oder der Absatz befindet sich an der Position der gestrichelten Linie (mit 954 bezeichnet) und ist so bemessen, dass sie/er ermöglicht, dass das Verbindungssubstrat 906 den äußeren Bereich der vorderen Montageplatte freigibt und auf dem inneren Bereich der vorderen Montageplatte 934 aufliegt (obwohl, wie zu sehen ist, das Verbindungssubstrat 906 tatsächlich auf den Drehkugeln 946 aufliegt).
  • Eine Vielzahl (eines von vielen gezeigt) von Löchern 955 erstrecken sich in den äußeren Bereich der vorderen Montageplatte 934 von deren oberer (wie gesehen) Oberfläche zumindest teilweise durch die vordere Montageplatte 934 (diese Löcher sind als sich nur teilweise durch die vordere Montageplatte 934 erstreckend in der Figur gezeigt), die, wie zu sehen ist, die Enden einer entsprechenden Vielzahl der Schrauben 942 aufnehmen. Dazu sind die Löcher 955 Gewindelöcher. Dies ermöglicht, dass das Verbindungssubstrat 906 an der vorderen Montageplatte durch den Montagering 940 befestigt wird, daher gegen die Nadelkarte 902 gedrückt wird.
  • Eine Vielzahl (eines von vielen gezeigt) von Löchern 958 erstrecken sich vollständig durch den dünneren, inneren Bereich der vorderen Montageplatte 934 und sind auf eine Vielzahl (eines von vielen gezeigt) von entsprechenden Löchern 960, die sich durch die Nadelkarte 902 erstrecken, ausgerichtet, die wiederum auf die Löcher 948 in der hinteren Montageplatte und die Löcher 950 in der Stellglied-Montageplatte 938 ausgerichtet sind.
  • Die Drehkugeln 946 sind locker innerhalb der ausgerichteten Löcher 958 und 960 am oberen (wie gesehen) Ende der inneren Differentialschraubenelemente 938 angeordnet. Die äußeren Differentialschraubenelemente 936 lassen sich in die (mit Gewinde versehenen) Löcher 950 der Stellglied-Montageplatte 932 schrauben und die inneren Differentialschraubenelemente 938 lassen sich in eine Gewindebohrung der äußeren Differentialschraubenelemente 936 schrauben. Auf diese Weise können sehr feine Einstellungen in den Positionen der einzelnen Drehkugeln 946 vorgenommen werden. Die äußeren Differentialschraubenelemente 936 weisen beispielsweise ein Außengewinde mit 72 Gewindegängen pro Inch auf und die inneren Differentialschraubenelemente 938 weisen ein Außengewinde mit 80 Gewindegängen pro Inch auf. Dies ermöglicht eine leichte und genaue Einstellung der Planarität des Verbindungssubstrats 906 gegenüber der Nadelkarte 902. Daher können die Positionen des Sockelsubstrats 924 geändert werden, ohne die Orientierung der Nadelkarte 902 zu ändern. Die Zwischenschalteinrichtung 904 stellt sicher, dass elektrische Verbindungen zwischen dem Verbindungssubstrat 906 und der Nadelkarte 902 im ganzen Einstellbereich des Verbindungssubstrats durch die elastischen oder nachgiebigen Kontaktstrukturen, die auf den zwei Oberflächen der Zwischenschalteinrichtung angeordnet sind, aufrechterhalten werden.
  • Die Nadelkartenanordnung 900 wird einfach zusammengesetzt durch Anordnen der Zwischenschalteinrichtung 904 innerhalb der Öffnung 952 der vorderen Montageplatte 934, so dass die Spitzen der Verbindungselemente 914 die Kontaktanschlüsse 910 der Nadelkarte 902 kontaktieren, Anordnen des Verbindungssubstrats 906 auf der Zwischenschalteinrichtung 904, so dass die Spitzen der Verbindungselemente 916 die Kontaktstellen 920 des Verbindungssubstrats 906 kontaktieren, wahlweise Anordnen eines Abstandhalters 944 auf dem Verbindungssubstrat 906, Anordnen des Montagerings 940 über dem Abstandhalter 944 und Einsetzen der Schrauben 942 durch den Montagering 940, durch den Abstandhalter 944 und in die Löcher 955 der vorderen Montageplatte 934 und Montieren dieser "Unterbaugruppe" an der Nadelkarte 902 durch Einsetzen von Schrauben (eine teilweise als 955 dargestellt) durch die hintere Montageplatte 930 und durch die Nadelkarte 902 in Gewindelöcher (nicht dargestellt) in der unteren (wie gesehen) Oberfläche der vorderen Montageplatte 934. Die Stellglied-Montageplatte 938 kann dann (z.B. mit Schrauben, von denen eine teilweise als 956 dargestellt ist) mit der hinteren Montageplatte 930 zusammengefügt werden, wobei man die Drehkugeln 960 in die Löcher 950 der Stellglied-Montageplatte 932 fallen lässt und die Differentialschraubenelemente 936 und 938 in die Löcher 950 der Stellglied-Montageplatte 932 eingesetzt werden.
  • Eine Gesamtmethodenlehre
  • Vorstehend wurden Verfahren zum Kontaktieren von länglichen Verbindungselementen beschrieben, die sich von elektronischen Bauteilen (z.B.
  • Federhalbleiterbauelementen), einschließlich einzelnen Halbleiterbauelementen, Gruppen von Halbleiterbauelementen und eines ganzen Wafers mit Halbleiterbauelementen, erstrecken, einschließlich der Prüfung der Halbleiterbauelemente durch Durchführen von Voralterungs- und/oder Testprozeduren. Nun wird ein gesamter Prozessablauf vom gefertigten bis zum fertiggestellten Produkt beschrieben.
  • 10 stellt eine Folge von Schritten in einem Gesamtprozess 1000 zur Herstellung von Halbleiterbauelementen mit elastischen Kontaktelementen, die sich von einer Oberfläche derselben erstrecken, dar.
  • In einem ersten Schritt ("WAFERFERTIGUNG") 1002 des Prozessablaufs 1000 werden Halbleiterbauelemente gefertigt. Diese Halbleiterbauelemente werden mit länglichen, elastischen Verbindungselementen gefertigt, die sich von einer Oberfläche derselben erstrecken, anstatt einfach mit herkömmlichen Bondkontaktstellen, und werden "Federhalbleiterbauelemente" genannt. Eine Vielzahl von Federhalbleiterbauelementen befinden sich auf einem Halbleiterwafer.
  • In einem nächsten Schritt ("WAFERSORTIERUNG 1") 1004 des Prozessablaufs 1000 werden die Wafer, die so gefertigt wurden, dass sie Federhalbleiterbauelemente aufweisen, sortiert. Dazu kann eine herkömmliche Sondenprüfung, beispielsweise unter Verwendung einer Nadelkarte von 9, verwendet werden.
  • In einem nächsten Schritt ("REPARATUR") 1006 des Prozessablaufs 1000 können Probleme wahlweise unter Verwendung von auf dem Fachgebiet bekannten Verfahren, wie z.B. Laserreparatur, Antischmelzsicherungsverfahren und dergleichen, korrigiert werden.
  • In einem nächsten Schritt (WAFEREBENEN-VORALTERUNG") 1008 des Prozessablaufs 1000 werden die bekannten guten Chips auf dem Wafer beispielsweise unter Verwendung des vorstehend beschriebenen Verfahrens von 8 vorgealtert.
  • In einem nächsten Schritt ("WAFERSORTIERUNG 2") 1010 des Prozessablaufs 1000 werden die bekannten guten Chips, die in Schritt 1008 vorgealtert wurden, beispielsweise unter Verwendung des in 9 vorstehend beschriebenen Verfahrens funktional getestet und sortiert.
  • In einem letzten Schritt (nicht dargestellt) werden die vorgealterten, getesteten/sortierten Chips vom Wafer vereinzelt, verkappt (falls erwünscht), beschriftet und inventarisiert oder zur Montage in Systemen (nicht dargestellt) versandt.
  • Eine allgemeine Beschreibung der Vorrichtung und des Verfahrens zur Verwendung der vorliegenden Erfindung sowie verschiedener bevorzugter Ausführungsbeispiele der vorliegenden Erfindung wurde vorstehend dargelegt. Ein Fachmann wird viele Änderungen in vielen Aspekten der Vorrichtung und des Verfahrens, die vorstehend beschrieben wurden, erkennen und ausführen können, einschließlich Variationen, die innerhalb die Lehren dieser Erfindung fallen.

Claims (30)

  1. Anordnung zum Sichern und elektrischen Verbinden eines elektronischen Bauteils mit einem ersten elektronischen Bauteil (518) mit einzelnen, freistehenden, elastischen Verbindungselementen (516), die direkt an einer Oberfläche des ersten elektronischen Bauteils angebracht sind, einem Substrat (504), einer ersten Vielzahl von Kontaktstellen (506) auf dem Substrat (504), wobei eine der ersten Vielzahl von Kontaktstellen dazu ausgelegt ist, mit einem entsprechenden der elastischen Verbindungselemente (516) des ersten elektronischen Bauteils (518) einen Kontakt herzustellen, und einem Gehäuse (520), das zum Sichern des ersten elektronischen Bauteils (518) am Substrat (504) verbunden ist, wobei jedes elastische Verbindungselement (516) eine lösbare elektrische Verbindung mit der entsprechenden Kontaktstelle (506) vorsieht.
  2. Anordnung nach Anspruch 1, wobei das erste elektronische Bauteil (518) ein Halbleiterbauelement ist.
  3. Anordnung nach Anspruch 1, wobei das erste elektronische Bauteil (518) ein integriertes Schaltungsbauelement ist.
  4. Anordnung nach Anspruch 1, wobei das Substrat (504) organisch ist.
  5. Anordnung nach Anspruch 1, wobei das Substrat (504) eine Leiterplatte ist.
  6. Anordnung nach Anspruch 1, wobei das Substrat (504) eine Keramik ist.
  7. Anordnung nach Anspruch 1, wobei das Substrat (504) ein Halbleitermaterial ist.
  8. Anordnung nach Anspruch 1, wobei die Kontaktstelle (506) eine Vertiefung im Substrat (504) ist.
  9. Anordnung nach Anspruch 8, wobei das Substrat (504) Silizium ist und die Kontaktstelle (506) eine im Silizium durch anisotropes Ätzen ausgebildete Vertiefung (412) ist.
  10. Anordnung nach Anspruch 1, wobei das Gehäuse (520) das erste elektronische Bauteil (518) derart sichert, dass die elastischen Verbindungselemente (516) auf dem ersten elektronischen Bauteil (518) mit entsprechenden Kontaktstellen (506) auf dem Substrat (504) einen Kontakt herstellen und elektrisch in Verbindung stehen.
  11. Anordnung nach Anspruch 1, wobei das Gehäuse (520) das erste elektronische Bauteil (518) in Richtung des Substrats (504) vorspannt.
  12. Anordnung nach Anspruch 1, wobei das Gehäuse (520) das erste elektronische Bauteil (518) derart positioniert, dass die elastischen Verbindungselemente (516) auf dem ersten elektronischen Bauteil (518) auf entsprechende Kontaktstellen (506) auf dem Substrat (504) ausgerichtet sind.
  13. Anordnung nach Anspruch 1, welche ferner eine Vielzahl solcher Anordnungen, die an einem einzelnen primären Substrat (704') angebracht sind, umfasst.
  14. Anordnung nach Anspruch 13, wobei das primäre Substrat (704') eine Leiterplatte mit einer Vielzahl von ersten Vielzahlen von Kontaktstellen, einer entsprechenden Vielzahl von Gehäusen und einer entsprechenden Vielzahl von ersten elektronischen Bauteilen (702), die an den entsprechenden Kontaktstellen gesichertt sind, ist.
  15. Anordnung nach Anspruch 1, welche ferner umfasst ein zweites elektronisches Bauteil (702) eine zweite Vielzahl von Kontaktstellen, wobei eine der zweiten Vielzahl von Kontaktstellen dazu ausgelegt ist, mit einem entsprechenden der elastischen Verbindungselemente (516) des zweiten elektronischen Bauteils (702) einen Kontakt herzustellen, und ein Gehäuse (520), das zum Sichern des ersten und des zweiten elektronischen Bauteils (702) am Substrat (708) verbunden ist.
  16. Verfahren zum Herstellen eines elektrischen Kontakts zwischen einem elektronischen Bauteil und einer Kontaktstelle auf einem Substrat (504), wobei das Verfahren umfasst Vorsehen eines ersten elektronischen Bauteils (518) mit einzelnen, freistehenden, elastischen Verbindungselementen (516), die direkt an einer Oberfläche des ersten elektronischen Bauteils angebracht sind, Vorsehen eines Substrats (504), Vorsehen von Kontaktstellen (506) auf dem Substrat (504), wobei eine Kontaktstelle dazu ausgelegt ist, mit einem entsprechenden der elastischen Verbindungselemente (516) des ersten elektronischen Bauteils (518) einen Kontakt herzustellen, Anordnen eines Gehäuses (520), um das erste elektronische Bauteil (518) am Substrat (504) zu sichern; wobei jedes elastische Verbindungselement (516) eine lösbare elektrische Verbindung mit der entsprechenden Kontaktstelle (506) vorsieht.
  17. Verfahren nach Anspruch 16, wobei das erste elektronische Bauteil (518) ein Halbleiterbauelement ist.
  18. Verfahren nach Anspruch 16, wobei das erste elektronische Bauteil (518) ein integriertes Schaltungsbauelement ist.
  19. Verfahren nach Anspruch 16, wobei das Substrat (504) eine Leiterplatte ist.
  20. Verfahren nach Anspruch 16, wobei das Substrat (504) organisch ist oder ein Halbleitermaterial ist oder Keramik ist.
  21. Verfahren nach Anspruch 16, wobei die Kontaktstelle (506) eine Vertiefung ist.
  22. Verfahren nach Anspruch 16, welches ferner das Ausbilden der Kontaktstellen (506) in Silizium durch anisotropes Ätzen des Siliziums zur Ausbildung einer Vertiefung umfasst.
  23. Verfahren nach Anspruch 16, welches ferner das Gehäuse (520) umfasst, das das erste elektronische Bauteil (518) derart sichert, dass die elastischen Verbindungselemente (516) auf dem ersten elektronischen Bauteil mit entsprechenden Kontaktstellen (506) auf dem Substrat (504) einen Kontakt herstellen und elektrisch in Verbindung stehen.
  24. Verfahren nach Anspruch 23, wobei die Kontaktstellen (506) Vertiefungen im Substrat (504) sind, wobei das Verfahren ferner das Positionieren der elastischen Verbindungselemente (516) in entsprechenden Vertiefungen im Substrat (504) umfasst.
  25. Verfahren nach Anspruch 16, welches ferner das Vorspannen des ersten elektronischen Bauteils (518) in Richtung des Substrats (504) umfasst.
  26. Verfahren nach Anspruch 16, welches ferner das Gehäuse (520) umfasst, das das erste elektronische Bauteil (518) derart positioniert, dass die elastischen Verbindungselemente (516) auf dem ersten elektronischen Bauteil (518) auf entsprechende Kontaktstellen (506) auf dem Substrat (504) ausgerichtet sind.
  27. Verfahren nach Anspruch 16, welches ferner das Anbringen einer Vielzahl solcher Anordnungen an einem einzelnen primären Substrat (704') umfasst.
  28. Verfahren nach Anspruch 16, welches ferner das Anbringen einer Vielzahl von ersten elektronischen Bauteilen (702) am Substrat umfasst, so dass sie mit entsprechenden Kontaktstellen elektrisch verbunden werden.
  29. Verfahren nach Anspruch 28, wobei das primäre Substrat eine Leiterplatte mit einer Vielzahl von ersten Vielzahlen von Kontaktstellen, einer entsprechenden Vielzahl von Gehäusen und einer entsprechenden Vielzahl von ersten elektronischen Bauteilen, die an den entsprechenden Kontaktstellen gesichert sind, ist.
  30. Verfahren nach Anspruch 16, welches ferner umfasst Vorsehen eines zweiten elektronischen Bauteils (702), Vorsehen einer zweiten Vielzahl von Kontaktstellen, wobei eine der zweiten Vielzahl von Kontaktstellen dazu ausgelegt ist, mit einem entsprechenden der elastischen Verbindungselemente des zweiten elektronischen Bauteils (702) einen Kontakt herzustellen, und Verbinden eines Gehäuses (520), um das erste und das zweite elektronische Bauteil (702) am Substrat (708) zu sichern.
DE69922656T 1998-06-30 1999-06-30 Zusammenbau von elektronischen komponenten mittels federpackungen Expired - Fee Related DE69922656T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US108163 1998-06-30
US09/108,163 US6033935A (en) 1997-06-30 1998-06-30 Sockets for "springed" semiconductor devices
US09/205,502 US20020004320A1 (en) 1995-05-26 1998-12-04 Attaratus for socketably receiving interconnection elements of an electronic component
US205502 1998-12-04
PCT/US1999/014924 WO2000001208A1 (en) 1998-06-30 1999-06-30 Assembly of an electronic component with spring packaging

Publications (2)

Publication Number Publication Date
DE69922656D1 DE69922656D1 (de) 2005-01-20
DE69922656T2 true DE69922656T2 (de) 2005-11-03

Family

ID=26805592

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69922656T Expired - Fee Related DE69922656T2 (de) 1998-06-30 1999-06-30 Zusammenbau von elektronischen komponenten mittels federpackungen
DE69937416T Expired - Fee Related DE69937416T2 (de) 1998-06-30 1999-06-30 Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69937416T Expired - Fee Related DE69937416T2 (de) 1998-06-30 1999-06-30 Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung

Country Status (7)

Country Link
US (3) US20020004320A1 (de)
EP (1) EP1092338B1 (de)
JP (2) JP3723079B2 (de)
CN (1) CN1197443C (de)
DE (2) DE69922656T2 (de)
TW (1) TW548756B (de)
WO (1) WO2000001208A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256801A2 (de) 2009-05-26 2010-12-01 Semikron Elektronik GmbH & Co. KG Patentabteilung Kontakteinrichtung für ein Leistungshalbleitermodul mit einer Zentriervertiefung

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
DE10121969C1 (de) * 2001-05-05 2002-08-29 Semikron Elektronik Gmbh Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
JP4752157B2 (ja) * 2001-08-27 2011-08-17 株式会社村田製作所 コイル装置
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US6650456B2 (en) * 2002-04-11 2003-11-18 Triquint Technology Holding Co. Ultra-high frequency interconnection using micromachined substrates
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US7135704B2 (en) * 2003-08-14 2006-11-14 Lockhead Martin Corporation VCSEL settling fixture
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
CN1304189C (zh) * 2004-08-24 2007-03-14 宇东电浆科技股份有限公司 热塑性固定装置和热塑性固定装置处理方法
JP2006339553A (ja) * 2005-06-06 2006-12-14 Fuji Electric Device Technology Co Ltd 薄膜磁気誘導素子およびその製造方法
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20080073778A1 (en) * 2006-09-27 2008-03-27 Texas Instruments Incorporated Two-way heat extraction from packaged semiconductor chips
US7479794B2 (en) * 2007-02-28 2009-01-20 Sv Probe Pte Ltd Spring loaded probe pin assembly
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7688077B2 (en) * 2007-08-23 2010-03-30 Advantest Corporation Test system and daughter unit
CN101316014B (zh) * 2007-10-17 2012-02-01 番禺得意精密电子工业有限公司 电连接装置及其组装方法
JP5351071B2 (ja) * 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
TWI405375B (zh) * 2009-11-13 2013-08-11 Unimicron Technology Corp 電連接器
JP5777997B2 (ja) 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP5690678B2 (ja) * 2011-07-19 2015-03-25 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
CN102891116B (zh) * 2011-07-20 2015-06-10 讯芯电子科技（中山）有限公司 内埋元件封装结构及制造方法
CN103325773A (zh) * 2012-03-22 2013-09-25 民瑞科技股份有限公司 集成电路的封装结构
JP6341634B2 (ja) * 2013-05-28 2018-06-13 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置
US9252138B2 (en) * 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
EP2962799B8 (de) * 2014-07-04 2016-10-12 ABB Schweiz AG Halbleitermodul mit Ultraschall geschweißten Anschlüssen
CN104251923B (zh) * 2014-09-17 2017-06-30 大族激光科技产业集团股份有限公司 二线测试探针装置及其应用方法
US9530749B2 (en) * 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
JP2018535418A (ja) 2015-11-25 2018-11-29 フォームファクター， インコーポレイテッド テストソケットのための浮動入れ子
JP6706076B2 (ja) * 2016-01-14 2020-06-03 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
CN106983966B (zh) * 2017-03-31 2022-05-20 四川华川工业有限公司 一种钢化玻璃自动破碎装置
RU2657460C1 (ru) * 2017-05-10 2018-06-14 Открытое акционерное общество "ОКБ-Планета" ОАО "ОКБ-Планета" Контактное устройство
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
CN109300859B (zh) * 2018-09-18 2020-08-28 苏州施密科微电子设备有限公司 一种半导体芯片封装框架
US20230018510A1 (en) * 2019-11-21 2023-01-19 Yokowo Co., Ltd. Socket and tool
TWI799887B (zh) * 2021-06-08 2023-04-21 進聯工業股份有限公司 接合器及可組合該接合器之導線端子座結構
JP7182817B1 (ja) 2022-03-14 2022-12-05 ユニコン株式会社 プローブシート及びその製造方法
EP4261872A1 (de) * 2022-04-11 2023-10-18 Nexperia B.V. Umgegossenes elektronikgehäuse mit zwischen zwei substraten vergossenem elektronischem bauelement mit federelement zwischen dem elektronischen bauelement und einem der substrate und verfahren zu herstellung davon
TWI811005B (zh) * 2022-07-05 2023-08-01 中華精測科技股份有限公司 可拆式測試裝置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US720677A (en) * 1902-12-18 1903-02-17 Seth A Crone Brake-beam.
NL292051A (de) * 1962-04-27
US3939831A (en) * 1974-03-04 1976-02-24 Intreprinderea Flacara Rosie Process for preparing medicinal dressings
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
GB1530786A (en) * 1974-12-30 1978-11-01 Trw Inc Electrical connector
FR2322465A1 (fr) * 1975-08-29 1977-03-25 Doloise Metallurgique Dispositif de raccordement pour composants munis de fiches
DE2936615C2 (de) * 1979-09-11 1985-03-28 Brown, Boveri & Cie Ag, 6800 Mannheim Schutzvorrichtung
US4477134A (en) * 1981-08-14 1984-10-16 Hewlett-Packard Company Electrostatic discharge protected integrated circuit module
CA1186418A (en) * 1981-08-14 1985-04-30 Allen J. Wright Electrostatic discharge protected integrated circuit module
US4711024A (en) * 1981-10-30 1987-12-08 Honeywell Information Systems Inc. Method for making testable electronic assemblies
US4511201A (en) * 1982-11-05 1985-04-16 At&T Bell Laboratories Module mounting assembly
US4553192A (en) 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
US5195237A (en) * 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
JPH063820B2 (ja) 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
DE3903060A1 (de) * 1989-02-02 1990-08-09 Minnesota Mining & Mfg Vorrichtung zum pruefen von integrierten schaltungsanordnungen
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US4933808A (en) * 1989-05-11 1990-06-12 Westinghouse Electric Corp. Solderless printed wiring board module and multi-module assembly
US4966556A (en) * 1989-06-13 1990-10-30 General Datacomm, Inc. Electrical connector for direct connection to plated through holes in circuit board
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
JPH03142847A (ja) 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置
JPH0711422Y2 (ja) * 1989-12-25 1995-03-15 山一電機工業株式会社 Ｉｃソケット
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5905382A (en) * 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5239260A (en) * 1991-06-28 1993-08-24 Digital Equipment Corporation Semiconductor probe and alignment system
US5175491A (en) * 1991-09-18 1992-12-29 Sgs-Thomson Microelectronics, Inc. Integrated circuit testing fixture
JPH0649656A (ja) 1992-08-04 1994-02-22 Vacuum Metallurgical Co Ltd ガス・デポジション法による超微粒子膜の形成法およびその形成装置
US5489854A (en) * 1993-04-01 1996-02-06 Analog Devices, Inc. IC chip test socket with double-ended spring biased contacts
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP3053507B2 (ja) 1993-06-11 2000-06-19 裕子 鈴木 ドーム型羽毛ふとん
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
WO1996015458A1 (en) * 1994-11-15 1996-05-23 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
GB9400384D0 (en) 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995034825A1 (fr) * 1994-06-15 1995-12-21 Advantest Corporation Sabot pour manipulateur de circuits integres
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
KR100335166B1 (ko) 1994-11-15 2002-05-04 이고르 와이. 칸드로스 반도체 장치를 실행시키는 방법
US6229320B1 (en) * 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
JPH1069955A (ja) 1996-08-28 1998-03-10 Fujitsu Ltd Ｉｃソケット及びこれを用いた試験方法及びｉｃソケットの実装機構
JPH08263092A (ja) 1995-03-23 1996-10-11 N T T Data Tsushin Kk 応答音声生成方法および音声対話システム
DE59510080D1 (de) * 1995-04-24 2002-04-04 Infineon Technologies Ag Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
EP0742682B1 (de) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. IC-Packungsfassungssystem mit niedrigem Profil
US6002266A (en) * 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US5578870A (en) * 1995-08-03 1996-11-26 Precision Connector Designs, Inc. Top loading test socket for ball grid arrays
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5714803A (en) * 1995-07-28 1998-02-03 Sgs-Thomson Microelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
US5686842A (en) * 1995-08-31 1997-11-11 Nat Semiconductor Corp Known good die test apparatus and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
WO1997043654A1 (en) 1996-05-17 1997-11-20 Formfactor, Inc. Microelectronic spring contact elements
US5865639A (en) * 1996-06-25 1999-02-02 Texas Instruments Incorporated Burn-in test socket apparatus
EP0925509B1 (de) * 1996-09-13 2005-09-07 International Business Machines Corporation Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen
US5764486A (en) * 1996-10-10 1998-06-09 Hewlett Packard Company Cost effective structure and method for interconnecting a flip chip with a substrate
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6025730A (en) * 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
JPH1172534A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp テスト端子付き半導体装置およびｉｃソケット
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256801A2 (de) 2009-05-26 2010-12-01 Semikron Elektronik GmbH & Co. KG Patentabteilung Kontakteinrichtung für ein Leistungshalbleitermodul mit einer Zentriervertiefung
EP2256801A3 (de) * 2009-05-26 2011-02-09 Semikron Elektronik GmbH & Co. KG Patentabteilung Kontakteinrichtung für ein Leistungshalbleitermodul mit einer Zentriervertiefung

Also Published As

Publication number Publication date
CN1197443C (zh) 2005-04-13
EP1092338A1 (de) 2001-04-18
US20070285114A1 (en) 2007-12-13
DE69922656D1 (de) 2005-01-20
EP1092338B1 (de) 2004-12-15
JP3723079B2 (ja) 2005-12-07
JP2006013526A (ja) 2006-01-12
WO2000001208A1 (en) 2000-01-06
US7534654B2 (en) 2009-05-19
DE69937416T2 (de) 2008-07-24
DE69937416D1 (de) 2007-12-06
CN1307793A (zh) 2001-08-08
TW548756B (en) 2003-08-21
US7202677B2 (en) 2007-04-10
US20040152348A1 (en) 2004-08-05
US20020004320A1 (en) 2002-01-10
JP2002519872A (ja) 2002-07-02

Similar Documents

Publication Publication Date Title
DE69922656T2 (de) Zusammenbau von elektronischen komponenten mittels federpackungen
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69533336T2 (de) Testkarte und ihre anwendung
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE60115437T2 (de) Testsystem von integrierten schaltungen
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69908638T2 (de) Lithographische kontaktstrukturen
DE69533063T2 (de) Mikroelektronische kontakte und zusammenbauten
DE60208579T2 (de) Mehrchip-verbindungssystem
EP1523229B1 (de) Halbleiter-Prüfvorrichtung, Prüfsockelvorrichtung und Verfahren zur Herstellung
DE60303066T2 (de) Prüfspitze für integrierte Schaltungen
DE69829986T2 (de) Testkarte zur wafer-prüfung
DE69936470T2 (de) Testkarte
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE202005021386U1 (de) Prüfkopf mit einem Messfühler mit Membranaufhängung
DE10037216A1 (de) Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur
EP0769209A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE602004011000T2 (de) Prüfkopf zur Messung der elektrischen Eigenschaften und Verfahren zur dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee