DE60220230T2 - Herstellungsverfahren eines halbleiterbauelements - Google Patents

Herstellungsverfahren eines halbleiterbauelements Download PDF

Info

Publication number
DE60220230T2
DE60220230T2 DE60220230T DE60220230T DE60220230T2 DE 60220230 T2 DE60220230 T2 DE 60220230T2 DE 60220230 T DE60220230 T DE 60220230T DE 60220230 T DE60220230 T DE 60220230T DE 60220230 T2 DE60220230 T2 DE 60220230T2
Authority
DE
Germany
Prior art keywords
metal
layer
oxide layer
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60220230T
Other languages
English (en)
Other versions
DE60220230D1 (de
Inventor
Masaru Neyagawa-shi MORIWAKI
Masaaki Hirakata-shi Niwa
Masafumi Takatsuki-shi KUBOTA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE60220230D1 publication Critical patent/DE60220230D1/de
Publication of DE60220230T2 publication Critical patent/DE60220230T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, die Gate-Isolierfilme aufweist, die aus Material mit großer Dielektrizitätskonstante hergestellt werden.
  • STAND DER TECHNIK
  • Mit den jüngsten Fortschritten bei Verfahren, um ein größeres Maß an Integration in und schnellen Betrieb von Halbleitervorrichtungen zu ermöglichen, hat sich die Größe von MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) reduziert. Gleichzeitig mit der Abnahme der Größe von MOSFETs sind Gate-Isolierfilme zunehmend dünner geworden, und infolgedessen hat sich das Problem vergrößerten Gate-Leckstromes aufgrund von Tunnelstrom manifestiert. Um dieses Problem zu beheben, sind Verfahren zum Ausführen eines Gate-Isolierfilms untersucht worden, der eine Kapazität gleich der eines dünnen SiO2-Films hat (das heißt, eine geringe äquivalente Oxiddicke (SiO2), nachfolgend „EOT" genannt) und der eine große physische Filmdicke aufweist (das heißt einen geringen Leckstrom), indem als Material für den Gate-Isolierfilm ein High-k-Material mit großer Dielektrizitätskonstante größer als die von SiO2 (nachfolgend das „Material mit hoher Dielektrizitätskonstante" genannt) verwendet wird. Spezifische Beispiele solchen Materials mit hoher Dielektrizitätskonstante sind unter anderem isolierende Metalloxide, wie zum Beispiel HfO2 oder ZrO2.
  • Zusätzlich sind in jüngster Vergangenheit Multifunktionsschaltkreise, wie zum Beispiel innere Schaltkreise zum Durchführen von Berechnungsoperationen, periphere Schaltkreise zur Durchführung von Eingaben und Ausgaben sowie dynamische RAMs (DRAM-Bausteine) im Allgemeinen auf einem einzelnen Chip integriert worden, der als Hochintegration (LSI-Schaltung) ausgelegt wird. Als Komponenten eines solchen LSI-Systems werden häufig MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), die in Abhängigkeit von ihren Funktionen eine verstärkte Antriebsleistung haben, wenngleich ihr Leckstrom groß ist, oder die einen verringerten Leckstrom aufweisen, wenngleich ihre Antriebsleistung gering ist, verwendet. In dieser Hinsicht wird eine Technologie verwendet, durch die SiO2-Filme, die als Gate-Isolierfilme in MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) dienen, auf der Grundlage der MOSFET-Funktionen in der Dicke verändert werden, insbesondere eine Multigate-Isolierfilmtechnologie zum Ausbilden von Gate-Isolierfilmen mit unterschiedlichen Dicken.
  • Wenn ein Material mit hoher Dielektrizitätskonstante als Material für einen Gate-Isolierfilm verwendet wird, ist es jedoch schwierig, eine gewünschte äquivalente Oxiddicke (EOT) zu erzielen, selbst wenn eine Zunahme des Gate-Leckstromes verhindert werden kann.
  • Weiterhin besteht dahingehend ein Problem mit der Multigate-Isolierfilmtechnologie, dass sich der Gate-Leckstrom aufgrund der geringen Dicke der Gate-Isolierfilme erhöht.
  • OFFENLEGUNG DER ERFINDUNG
  • Angesichts des Vorgesagten besteht eine erste Aufgabe der vorliegenden Erfindung in der Ausführung eines Gate-Isolierfilms mit einer geringen äquivalenten Oxiddicke (EOT) und einem geringen Leckstrom, und eine zweite Aufgabe der Erfindung besteht in der Verhinderung der Zunahme des Leckstromes bei Verwendung von Multigate-Isolierfilmtechnologie.
  • Um diese Aufgaben zu erfüllen, haben die Erfinder der vorliegenden Anmeldung die Ursache des Versagens der Ausführung einer gewünschten äquivalenten Oxiddicke (EOT), selbst bei Verwendung eines Materials mit hoher Dielektrizitätskonstante (insbesondere ein Metalloxid) als Material für einen Gate-Isolierfilm, untersucht und die folgenden Erkenntnisse gesammelt.
  • Insbesondere, wenn eine Metalloxidschicht, die als Gate-Isolierfilm dient, auf einem Siliziumsubstrat ausgebildet wird, bildet sich zwischen dem Siliziumsubstrat und der Metalloxidschicht eine Isolier-Verbundschicht (nachfolgend „Metallsilikatschicht" genannt), die aus den drei Elementen Silizium, Sauerstoff und einem in der Metalloxidschicht enthaltenen Metall besteht. Mit anderen Worten wird ein Gate-Isolierfilm aus der Mehrschichtstruktur der Metallsilikatschicht und der Metalloxidschicht ausgebildet. In diesem Fall ist die Dielektrizitätskonstante der Metallsilikatschicht niedriger als die Dielektrizitätskonstante der Metalloxidschicht, so dass sich die effektive Dielektrizi tätskonstante des gesamten Gate-Isolierfilms reduziert. Infolgedessen kann ein Gate-Isoloierfilm, der die gewünschte äquivalente Oxiddicke aufweist, nicht ausgebildet werden, und daher kann ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der eine solche hohe Antriebsleistung wie erwartet aufweist, nicht ausgebildet werden, das heißt die Leistung des MOSFET kann nicht verstärkt werden.
  • 6 ist eine Querschnittsansicht und veranschaulicht eine bekannte Halbleitervorrichtung, insbesondere einen bekannten MOSFET, bei dem Zirkoniumdioxid (ZrO2) als Material mit hoher Dielektrizitätskonstante, das einen Gate-Isolierfilm bildet, verwendet wird.
  • Wie in 6 gezeigt wird, wird eine Zirkoniumoxidschicht 11, die als Gate-Isolierfilm dient, auf einem Siliziumsubstrat 10 ausgebildet. Hierbei bildet sich jedoch eine Zirkoniumsilikatschicht 12 zwischen dem Siliziumsubstrat 10 und der Zirkoniumoxidschicht 11. Dementsprechend wird eine Gate-Elektrode 13 auf dem Gate-Isolierfilm, der aus der Mehrschichtstruktur der Zirkoniumoxidschicht 11 und der Zirkoniumsilikatschicht 12 besteht, ausgebildet werden.
  • Aus „Electrical properties of hafnium silicate gate dielectrics deposited directly on silicon" von G. D. Wilk und R. M. Wallace, Applied Physics Letters, Volume 74, Number 19, 10. Mai 1999, Seiten 2854 bis 2856, sind HfSixOy-Schichten und ZrSixOy-Schichten mit einer hohen Dielektrizitätskonstante bekannt. Die Silikatschichten werden direkt auf das Substrat gesputtert.
  • Aus dem Dokument „High-k Gate Dielectrics with Ultra-low Leakage Current Based on Praseodymium Oxid" von N. J. Osten et al, International Electron Devices Meeting 2000, Technical Digest, 13. Dezember 2000, Seiten 653 bis 656, XP010531848, San Francisco, Kalifornien, USA, ist bekannt, dass auch auf Si(100) abgeschiedenes Praseodymoxid zu einer Pr-Si-O-Silikatschicht an der Grenzfläche führt.
  • Andererseits haben die Erfinder der hier vorliegenden Anmeldung festgestellt, dass wenn eine Metalloxidschicht, die als Schicht von Material mit hoher Dielektrizitätskonstante wirkt, auf einem Siliziumsubstrat ausgebildet wird, wie zum Beispiel durch reaktives Sputtern, eine Metallsilikatschicht mit einer gleichförmigen Dicke von etwa 2 nm bis 3 nm mit einer größeren Dielektrizitätskonstante als ein SiO2-Film zwischen dem Siliziumsubstrat und der Metalloxidschicht ausgebildet werden kann, indem von dem Target gesputterte und in die Substratfläche implantierte Teilchen gesteuert werden oder indem das O2-Plasma gesteuert wird, das während des Sputterns erzeugt wird. Sie haben weiterhin festgestellt, dass durch die Verwendung der Metallsilikatschicht als Gate-Isolierfilm, das heißt durch Ausbilden der Metalloxidschicht und der Metallsilikatschicht und durch nachfolgendes Entfernen der Metalloxidschicht, die erste Aufgabe gelöst werden kann, das heißt dass ein Gate-Isolierfilm mit einer geringen äquivalenten Oxiddicke (EOT) und geringem Leckstrom hergestellt werden kann. Es ist zu beachten, dass wenn zum Beispiel chemische Aufdampfung (das CVD-Verfahren) anstelle des reaktiven Sputterns zur Ausbildung einer Metallsilikatschicht verwendet wird, eine hochqualitative Metallsilikatschicht wie oben erwähnt ebenfalls ausgebildet werden kann.
  • Die Erfinder der hier vorliegenden Erfindung haben weiterhin folgende Erkenntnisse gesammelt. Wenn eine andere Metalloxidschicht auf der Metallsilikatschicht ausgebildet wird, nachdem die Metalloxidschicht entfernt worden ist, kann die andere Metalloxidschicht wir vorgesehen ausgebildet werden, ohne dass eine Reaktion mit dem Substrat berücksichtigt wird; indem somit die Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht als Gate-Isolierfilm verwendet wird, kann die erste Aufgabe ebenfalls gelöst werden.
  • Die Erfinder der hier vorliegenden Anmeldung haben weiterhin festgestellt, dass durch Ausbilden einer Metalloxidschicht und einer Metallsilikatschicht und nachfolgendes teilweises Entfernen der Metalloxidschicht Multigate-Isolierfilmtechnologie, bei der die Einzelschichtstruktur der Metallsilikatschicht als dünner Gate-Isolierfilm und die Mehrschichtstruktur aus der Metallsilikatschicht und der Metalloxidschicht als dicker Gate-Isolierfilm ausgeführt werden können. Dies ermöglicht das Lösen der zweiten Aufgabe, das heißt der Leckstrom kann gesteuert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird. In diesem Fall kann auch die Mehrschichtstruktur aus der Metallsilikatschicht und einer anderen Metalloxidschicht als dünner Gate-Isolierfilm genutzt werden.
  • Die vorliegende Erfindung wurde auf der Grundlage der oben beschriebenen Erkenntnisse gemacht. Insbesondere um die erste Aufgabe zu lösen, wird in dem Patent anspruch 1 ein erfindungsgemäßes Verfahren zum Herstellen einer Halbleitervorrichtung offen gelegt.
  • Gemäß dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung werden eine Metallsilikatschicht und eine Metalloxidschicht, die beide ein erstes Metall enthalten, nacheinander auf einem Siliziumsubstrat ausgebildet, und die Metalloxidschicht wird danach entfernt, wodurch ein aus der Metallsilikatschicht hergestellter Gate-Isolierfilm ausgebildet wird. In diesem Verfahren kann eine Metallsilikatschicht mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, zum Beispiel durch ein reaktives Sputterverfahren oder durch chemisches Aufdampfen (CVD-Verfahren) ausgebildet werden und die Dicke der Metallsilikatschicht kann problemlos eingestellt werden, indem zum Beispiel die Sputterbedingungen oder die Bedingungen des chemischen Aufdampfens gesteuert werden. Demzufolge ist es möglich, einen Gate-Isolierfilm mit einer geringen äquivalenten Oxiddicke (EOT) und einem geringen Leckstrom zu erhalten, was die Herstellung eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistors) mit geringem Stromverbrauch und der gewünschten Antriebsleistung ermöglicht.
  • Um die erste Aufgabe zu lösen, umfasst ein zweites erfindungsgemäßes Verfahren zur Herstellung einer Halbleitervorrichtung die durch den Patentanspruch 1 offengelegten Schritte, die weiterhin in dem Schritt (c) umfassen: das Entfernen der Metalloxidschicht und danach das Ausbilden einer weiteren Metalloxidschicht, die ein zweites Metall über dem Siliziumsubstrat enthält, das von dem ersten Metall unterschiedlich ist, dadurch das Ausbilden eines Gate-Isolierfilms, der aus der Metallsilikatschicht und der anderen Metalloxidschicht hergestellt wird.
  • Gemäß dem zweiten erfindungsgemäßen Verfahren zum Herstellen einer Halbleitervorrichtung werden eine Metallsilikatschicht und eine Metalloxidschicht, die beide ein erstes Metall enthalten, nacheinander auf einem Siliziumsubstrat ausgebildet, wird die Metalloxidschicht danach entfernt und wird danach eine andere Metalloxidschicht, die ein zweites von dem ersten Metall unterschiedliches Metall enthält, ausgebildet, wodurch ein Gate-Isolierfilm, der aus der Metallsilikatschicht und der anderen Metalloxidschicht besteht, ausgebildet wird. In diesem Verfahren können eine Metallsilikatschicht mit einer gleichmäßigen Dicke und einer höheren Dielektrizitätskonstante als die von SiO2 zum Beispiel durch ein reaktives Sputterverfahren oder durch ein chemisches Aufdampfungsverfahren (CVD-Verfahren) ausgebildet werden, und die Dicke der Metallsilikatschicht kann gut eingestellt werden, indem zum Beispiel die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. Da weiterhin die andere Metalloxidschicht getrennt auf der Metallsilikatschicht ausgebildet wird, kann die andere Metalloxidschicht wie vorgesehen ohne Berücksichtigung einer Reaktion mit dem Siliziumsubstrat ausgebildet werden. Dementsprechend kann mit der Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht ein Gate-Isolierfilm mit geringer äquivalenter Oxiddicke (EOT) und geringem Leckstrom ausgeführt werden, was die Ausführung eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistors) mit geringem Stromverbrauch und der gewünschten Antriebsleistung ermöglicht.
  • Darüber hinaus und gemäß dem zweiten Verfahren zum Herstellen einer Halbleitervorrichtung kann die Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht problemlos ausgebildet werden, um eine gewünschte Dicke aufzuweisen. Dies ermöglicht die Auslegung eines Gate-Isolierfilms gemäß den in einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) erforderlichen Funktionen. Zum Beispiel wird die Auslegung eines Gate-Isolierfilms, der auf Kompatibilität zwischen hoher Antriebsleistung und geringem Stromverbrauch abzielt, ermöglicht.
  • Weiterhin wird in dem zweiten Verfahren zum Herstellen einer Halbleitervorrichtung das erste Metall vorzugsweise so ausgewählt, dass die Metallsilikatschicht an der Grenzfläche zu dem Substrat thermisch stabil ist und keine große Verspannung in dem Siliziumkristall verursacht, die zu Verschlechterung der Beweglichkeit in dem Siliziumkristall führen würde. Zusätzlich wird das zweite Metall so ausgewählt, dass die Dielektrizitätskonstante der anderen Metalloxidschicht, die das zweite Metall enthält, größer ist als die Dielektrizitätskonstante der Metalloxidschicht, die das erste Metall enthält.
  • Um die zweite Aufgabe zu lösen, umfasst ein drittes Verfahren zur Herstellung einer Halbleitervorrichtung, das nicht Bestandteil der Erfindung ist, die Schritte: (a) des Ausbildens einer Metallsilikatschicht, die wenigstens ein erstes Metall in einem ersten Vorrichtungs-Ausbildungsbereich und einem zweiten Vorrichtungs-Ausbildungsbereich auf einem Siliziumsubstrat enthält, und weiterhin des Ausbildens einer Metalloxidschicht, die das erste Metall auf der Metallsilikatschicht enthält; (b) des Entfernens der in dem ersten Vorrichtungs-Ausbildungsbereich befindlichen Metalloxidschicht, dadurch des Ausbildens eines ersten Gate-Isolierfilms, der aus der Metallsilikatschicht in dem ersten Vorrichtungs-Ausbildungsbereich besteht; und weiterhin des Ausbildens eines zweiten Gate-Isolierfilms, der aus der Metallsilikatschicht und der Metalloxidschicht in dem zweiten Vorrichtungs-Ausbildungsbereich besteht; und (c) des Ausbildens einer ersten Gate-Elektrode auf dem ersten Gate-Isolierfilm und weiterhin des Ausbildens einer zweiten Gate-Elektrode auf dem zweiten Gate-Isolierfilm.
  • Gemäß dem dritten Verfahren zum Herstellen einer Halbleitervorrichtung werden eine Metallsilikatschicht und eine Metalloxidschicht, die beide ein erstes Metall enthalten, nacheinander auf einem Siliziumsubstrat ausgebildet, und danach wird die Metalloxidschicht teilweise entfernt, wodurch ein erster Gate-Isolierfilm ausgebildet wird, der aus der Metallsilikatschicht besteht, sowie ein zweiter Gate-Isolierfilm, der aus der Metallsilikatschicht und der Metalloxidschicht besteht. Mit anderen Worten ist das dritte Verfahren zum Herstellen einer Halbleitervorrichtung die Multigate-Isolierfilmtechnologie, bei der die Einzelschichtstruktur der Metallsilikatschicht als dünner Gate-Isolierfilm verwendet wird und die Mehrschichtstruktur aus der Metallsilikatschicht und der Metalloxidschicht als dicker Gate-Isolierfilm verwendet wird. Weiterhin kann in dem dritten Verfahren zum Herstellen einer Halbleitervorrichtung eine Metallsilikatschicht mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, zum Beispiel durch ein reaktives Sputterverfahren oder durch ein chemisches Aufdampfverfahren (CVD-Verfahren) ausgebildet werden, und die Dicke der Metallsilikatschicht kann gut eingestellt werden, indem zum Beispiel die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. Da demzufolge geringe äquivalente Oxiddicke (EOT) und geringer Leckstrom in dem dünnen Gate-Isolierfilm (dem ersten Gate-Isolierfilm) ausgeführt werden können, kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht wird. Weiterhin ermöglicht der erste Gate-Isolierfilm die Ausführung eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistors), bei dem die Priorität auf der Erhöhung der Antriebsleistung liegt, während der zweite Gate-Isolierfilm die Ausführung eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistors) ermöglicht, bei dem die Priorität auf der Senkung des Stromverbrauches liegt. Infolgedessen kann eine LSI-Schaltung ausgeführt werden, bei der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind.
  • Um die zweite Aufgabe zu lösen, umfasst ein viertes Verfahren zum Herstellen einer Halbleitervorrichtung, das nicht Bestandteil der Erfindung ist, die Schritte: (a) Ausbilden einer Metallsilikatschicht, die wenigstens ein erstes Metall in einem ersten Vorrichtungs-Ausbildungsbereich und einem zweiten Vorrichtungs-Ausbildungsbereich auf einem Siliziumsubstrat beinhaltet, und weiterhin Ausbilden einer Metalloxidschicht, die das erste Metall auf der Metallsilikatschicht enthält; (b) Entfernen eines Teils der in dem ersten Vorrichtungs-Ausbildungsbereich befindlichen Metalloxidschicht und danach Ausbilden einer anderen Metalloxidschicht, die ein zweites Metall enthält, das von dem ersten Metall unterschiedlich ist, über dem ersten Vorrichtungs-Ausbildungsbereich und dem zweiten Vorrichtungs-Ausbildungsbereich, wodurch in dem ersten Vorrichtungs-Ausbildungsbereich ein erster Gate-Isolierfilm ausgebildet wird, der aus der Metallsilikatschicht und der anderen Metalloxidschicht besteht, und weiterhin in dem zweiten Vorrichtungs-Ausbildungsbereich ein zweiter Gate-Isolierfilm ausgebildet wird, der aus der Metallsilikatschicht, der Metalloxidschicht und der anderen Metalloxidschicht besteht; und (c) Ausbilden einer ersten Gate-Elektrode auf dem ersten Gate-Isolierfilm und weiterhin Ausbilden einer zweiten Gate-Elektrode auf dem zweiten Gate-Isolierfilm.
  • Gemäß dem vierten Verfahren zum Herstellen einer Halbleitervorrichtung werden eine Metallsilikatschicht und eine Metalloxidschicht, die beide ein erstes Metall enthalten, nacheinander auf einem Siliziumsubstrat ausgebildet, wird die Metalloxidschicht danach teilweise entfernt und wird danach eine andere Metalloxidschicht, die ein zweites von dem ersten Metall unterschiedliches Metall enthält, ausgebildet, wodurch ein erster Gate-Isolierfilm, der aus der Metallsilikatschicht und der anderen Metalloxidschicht besteht, und ein zweiter Gate-Isolierfilm, der aus der Metallsilikatschicht, der Metalloxidschicht und der anderen Metalloxidschicht besteht, ausgebildet werden. Mit anderen Worten ist das vierte Verfahren zum Herstellen einer Halbleitervorrichtung eine Multigate-Isolierfilmtechnologie, bei der die Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht als dünner Gate-Isolierfilm verwendet wird und die Mehrschichtstruktur aus der Metallsilikatschicht, der Metalloxidschicht und der anderen Metalloxidschicht als dicker Gate-Isolierfilm verwendet wird. Weiterhin können in dem vierten Verfahren zum Herstellen einer Halbleitervorrichtung eine Metallsilikat schicht mit gleichförmiger Dicke und einer Dielektrizitätskonstante größer als die von SiO2 zum Beispiel durch ein reaktives Sputterverfahren oder durch ein chemisches Aufdampfungsverfahren (CVD-Verfahren) ausgebildet werden, und die Dicke der Metallsilikatschicht kann gut eingestellt werden, indem zum Beispiel die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. Da in dem vierten Verfahren zum Herstellen einer Halbleitervorrichtung weiterhin die andere Metalloxidschicht getrennt auf der Metallsilikatschicht oder der Metalloxidschicht ausgebildet wird, kann die andere Metalloxidschicht ohne Berücksichtigung von Reaktion mit dem Siliziumsubstrat ausgelegt werden. Da dementsprechend die Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht die Ausführung einer geringen äquivalenten Oxiddicke (EOT) und eines geringen Leckstromes in dem dünnen Gate-Isolierfilm (dem ersten Gate-Isolierfilm) ermöglicht, kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht wird. Weiterhin kann mit dem ersten Gate-Isolierfilm ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden, bei dem die Priorität auf die Erhöhung der Antriebsleistung gelegt wird, während mit dem zweiten Gate-Isolierfilm ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden kann, bei dem die Priorität auf einer Senkung des Stromverbrauches liegt. Infolgedessen kann eine LSI-Schaltung ausgeführt werden, bei der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind.
  • Darüber hinaus können gemäß dem vierten Verfahren zum Herstellen einer Halbleitervorrichtung die Mehrschichtstruktur aus der Metallsilikatschicht und der anderen Metalloxidschicht oder die Mehrschichtstruktur aus der Metallsilikatschicht, der Metalloxidschicht und der anderen Metalloxidschicht gut so ausgebildet werden, dass sie die gewünschten Dicken aufweisen. Dies ermöglicht die Auslegung eines Gate-Isolierfilms entsprechend den Funktionen, die in einem MOSFET (Metall-Oxid-Halbleiter Feldeffekttransistor) gefordert werden. Zum Beispiel wird die Auslegung eines Gate-Isolierfilms ermöglicht, der auf Kompatibilität zwischen hoher Antriebsleistung und geringem Stromverbrauch ausgerichtet ist.
  • Weiterhin wird in dem vierten Verfahren zum Herstellen einer Halbleitervorrichtung das erste Metall vorzugsweise so ausgewählt, dass die Metallsilikatschicht an der Grenzfläche zu dem Substrat thermisch stabil ist und keine große Verspannung in dem Siliziumkristall erzeugt, was zu einer Verschlechterung der Beweglichkeit in dem Siliziumkristall führen würde. Zusätzlich wird das zweite Metall vorzugsweise so ausgewählt, dass die Dielektrizitätskonstante der anderen Metalloxidschicht, die das zweite Metall enthält, größer ist als die Dielektrizitätskonstante der Metalloxidschicht, die das erste Metall enthält.
  • In dem erfindungsgemäßen Verfahren sowie in den anderen Verfahren, die nicht Bestandteil der Erfindung sind, umfasst der Schritt (a) vorzugsweise den Schritt (d) des Ausbildens der Metallsilikatschicht und der Metalloxidschicht durch reaktives Sputtern, bei dem ein Target verwendet wird, das wenigstens das erste Metall enthält.
  • Danach wird sichergestellt, dass eine Metallsilikatschicht mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, ausgebildet werden kann, und die Dicke der Metallsilikatschicht kann genau eingestellt werden, indem die Sputterbedingungen gesteuert werden.
  • In dem erfindungsgemäßen Verfahren sowie in den anderen Verfahren, die nicht Bestandteil der Erfindung sind, umfasst der Schritt (a) vorzugsweise den Schritt (e) des Ausbildens der Metallsilikatschicht und der Metalloxidschicht durch chemisches Aufdampfen (CVD-Verfahren), bei dem ein Quellengas verwendet wird, das wenigstens das erste Metall enthält.
  • Danach wird sichergestellt, dass eine Metallsilikatschicht mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, ausgebildet werden kann, und die Dicke der Metallsilikatschicht genau eingestellt werden kann, indem die Abscheidungsbedingungen gesteuert werden.
  • In diesem Fall umfasst der Schritt (e) vorzugsweise den Schritt des Ausbildens der Metalloxidschicht in molekularen Schichten, die durch gepulste Zufuhr des Quellengases nacheinander ausgebildet werden.
  • Danach können die Steuerbarkeit und die Gleichmäßigkeit der Dicke der Metallsilikatschicht verbessert werden.
  • In dem erfindungsgemäßen Verfahren sowie in den anderen Verfahren, die nicht Bestandteil der Erfindung sind, ist das erste Metall vorzugsweise ein Metall aus der Gruppe von Metallen, die sich aus Hf, Zr, Ti, Ta, Al, Pr, Nd und La zusammensetzt, oder eine Legierung aus zwei oder mehr Metallen der Gruppe von Metallen.
  • Dies gewährleistet, dass die Dielektrizitätskonstante der Metallsilikatschicht größer ist als die Dielektrizitätskonstante von SiO2. Weiterhin ist das erste Metall insbesondere vorzugsweise Zr in dem ersten oder dem dritten erfindungsgemäßen Verfahren zum Herstellen einer Halbleitervorrichtung, während das erste Metall in dem zweiten oder dem vierten erfindungsgemäßen Verfahren zum Herstellen einer Halbleitervorrichtung insbesondere vorzugsweise Zr ist, und das zweite Metall ist insbesondere vorzugsweise Hf.
  • Eine erste Halbleitervorrichtung umfasst einen ersten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einem ersten Gate-Isolierfilm, der aus einer Metallsilikatschicht besteht, die ein erstes Metall enthält, sowie einen zweiten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einem zweiten Gate-Isolierfilm, die durch aufeinanderfolgendes Stapeln der Metallsilikatschicht und einer Metalloxidschicht, die das erste Metall enthält, ausgebildet werden.
  • Insbesondere ist die zweite Halbleitervorrichtung diejenige, die durch das dritte erfindungsgemäße Verfahren zum Herstellen einer Halbleitervorrichtung ausgebildet wird. In der zweiten Halbleitervorrichtung kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht wird. Weiterhin kann die Priorität auf die Erhöhung der Antriebsleistung in dem ersten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den ersten Gate-Isolierfilm enthält, gelegt werden, während in dem zweiten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den zweiten Gate-Isolierfilm enthält, die Priorität auf die Senkung des Stromverbrauches gelegt werden kann. Infolgedessen kann eine LSI-Schaltung, in der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind, ausgeführt werden.
  • Eine dritte Halbleitervorrichtung umfasst: einen ersten MOSFET (Metall-Oxid-Halbleiter-Feldeftekttransistor) mit einem ersten Gate-Isolierfilm, der durch aufeinanderfolgendes Stapeln einer Metallsilikatschicht, die ein erstes Metall enthält, und einer Metalloxidschicht, die ein zweites von dem ersten Metall unterschiedliches Metall enthält, ausgebildet wird; sowie einen zweiten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einem zweiten Gate-Isolierfilm, der durch aufeinanderfolgendes Stapeln der Metallsilikatschicht, einer Metalloxidschicht, die das erste Metall enthält, und der Metalloxidschicht, die das zweite Metall enthält, ausgebildet wird.
  • Insbesondere ist die dritte Halbleitervorrichtung diejenige, die durch das vierte erfindungsgemäße Verfahren zur Herstellung der Halbleitervorrichtung ausgebildet wird. In der dritten Halbleitervorrichtung kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht wird. Weiterhin kann Priorität auf die Erhöhung der Antriebsleistung in dem ersten MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den zweiten Gate-Isolierfilm enthält, gelegt werden. Infolgedessen kann eine LSI-Schaltung, in der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind, ausgeführt werden. Zusätzlich ist es möglich, die Auslegung des Gate-Isolierfilms entsprechend den in einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) geforderten Funktionen zu ermöglichen.
  • In der ersten bis dritten Halbleitervorrichtung ist das erste Metall vorzugsweise ein Metall aus der Gruppe von Metallen, die sich aus Hf, Zr, Ti, Ta, Al, Pr, Nd und La zusammensetzt, oder eine Legierung aus zwei oder mehr Metallen aus der Gruppe von Metallen.
  • Danach wird sichergestellt, dass die Dielektrizitätskonstante der Metallsilikatschicht größer ist als die Dielektrizitätskonstante von SiO2.
  • In der zweiten oder dritten Halbleitervorrichtung wird der erste MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) vorzugsweise in einem inneren Schaltkreis verwendet, während der zweite MOSFET (Metall-Oxid-Halbleiter-Feldeftekttransistor) vorzugsweise in einer peripheren Schaltung verwendet wird.
  • Danach ist es möglich, eine LSI-Schaltung mit einem inneren Schaltkreis mit hoher Antriebsleistung und geringem Stromverbrauch sowie einer peripheren Schaltung mit geringem Stromverbrauch auszuführen.
  • In der zweiten oder der dritten Halbleitervorrichtung wird der erste MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) vorzugsweise in einem Logikabschnitt verwendet, während der zweite MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) vorzugsweise in einem DRAM-Abschnitt verwendet wird.
  • Danach ist es möglich, eine LSI-Schaltung mit einem Logikabschnitt mit hoher Antriebsleistung und geringem Stromverbrauch und einem DRAM-Abschnitt mit geringem Stromverbrauch auszuführen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1(a) bis 1(c) sind Querschnittsansichten und veranschaulichen die Verarbeitungsschritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • 2 ist ein Diagramm und veranschaulicht die Beziehung zwischen der Abscheidungszeit für eine Zirkoniumoxidschicht und der Abscheidungsdicke einer Zirkoniumschicht in dem Halbleitervorrichtungs-Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die 3(a) und 3(b) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die 4(a) bis 4(e) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die 5(a) und 5(b) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • 6 ist eine Querschnittsansicht und veranschaulicht eine bekannte Halbleitervorrichtung.
  • BESTE AUSFÜHRUNGSWEISE DER ERFINDUNG Erstes Ausführungsbeispiel
  • Nachfolgend wird unter Heranziehung eines n-MOSFETs als Beispiel ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung weiterhin unter Bezugnahme auf die anhängenden Zeichnungen beschrieben werden.
  • Die 1(a) bis 1(c) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zur Herstellung der Halbleitervorrichtung in dem ersten Ausführungsbeispiel.
  • Das Halbleitervorrichtungs-Herstellungsverfahren in dem ersten Ausführungsbeispiel ist wie folgt charakterisiert: eine Metallsilikatschicht wird auf einem Siliziumsubstrat ausgebildet, eine Metalloxidschicht wird weiterhin auf der Metallsilikatschicht ausgebildet, und die Metalloxidschicht wird danach entfernt, wodurch ein Gate-Isolierfilm ausgebildet wird, der aus der Metallsilikatschicht besteht. In dem ersten Ausführungsbeispiel wird zum Beispiel ein reaktives Sputterverfahren verwendet, um die Metallsilikatschicht und die Metalloxidschicht auszubilden.
  • Wie in 1(a) gezeigt wird, wird insbesondere eine Isolierung 101 durch ein bekanntes Verfahren zum Beispiel in einem p-Siliziumsubstrat 100 ausgebildet. Ein Metalltarget, das zum Beispiel aus Zirkonium (Zr) besteht, wird danach einem reaktiven Sputterverfahren unterzogen, das in einem gasförmigen Gemisch zum Beispiel aus Ar- und O2-Gasen durchgeführt wird, wodurch eine Zirkoniumoxidschicht (ZrO2-Schicht) 102 mit einer Dicke von zum Beispiel 5 nm als Materialschicht mit hoher Dielektrizi tätskonstante auf dem Siliziumsubstrat 100 abgeschieden wird. Hierbei wird eine Zirkoniumsilikatschicht 103, die aus einer ternären Verbindung (insbesondere ZrSixOy, wobei x, y > 0) aus Zirkonium, Silizium und Sauerstoff besteht, an der Grenzfläche zwischen dem Siliziumsubstrat 100 und der Zirkoniumoxidschicht 102 ausgebildet.
  • Nachfolgend wird die Zirkoniumsilikatschicht 103, die ausgebildet wird, ausführlich beschrieben werden. Zuerst bewirkt ein O2-Plasma, das durch die Entladung während des Sputterns erzeugt wird, dass die Oberfläche des Siliziumsubstrats 100 und die Oberfläche des Metalltargets oxidieren. Das Zirkoniumoxid, das auf der Metalltarget-Oberfläche ausgebildet worden ist, wird danach gesputtert, so dass das Zirkoniumoxid in die Siliziumoxidschicht eingespritzt wird, die auf der Oberfläche des Siliziumsubstrats 100 ausgebildet worden ist, und das Zirkoniumoxid und das Siliziumoxid werden miteinander vermischt. Infolgedessen wird die Zirkoniumsilikatschicht 103 ausgebildet.
  • Die Erfinder der vorliegenden Anmeldung haben festgestellt, dass die Zirkoniumsilikatschicht 103, die auf diese Weise ausgebildet wird, eine Dielektrizitätskonstante aufwies, die etwa zwei Mal so groß war wie die von SiO2. Das bedeutet, dass in dem Fall der Ausbildung der Zirkoniumsilikatschicht mit einer äußerst geringen äquivalenten Oxiddicke (EOT) von etwa 1,5 nm die Zirkoniumsilikatschicht eine relativ große physische Dicke von etwa 3 nm aufweisen kann.
  • Die Erfinder der vorliegenden Anmeldung haben weiterhin festgestellt, dass, wie in 2 gezeigt wird, die Abscheidungsdicke der Zirkoniumsilikatschicht 103 im Verhältnis zu der Abscheidungszeit für die Zirkoniumoxidschicht 102 zunimmt. Das in 2 gezeigte Ergebnis wurde unter den spezifischen Sputterbedingungen erzielt, dass der Druck in der Kammer 0,4 kPa betrug, dass die Abscheidungsleistung 200 W betrug und dass das Strömungsgeschwindigkeitsverhältnis Ar/O2 (welches ein Strömungsgeschwindigkeitsverhältnis pro Minute in einem Standardzustand ist) 10/10cc betrug. Mit anderen Worten kann die Beziehung zwischen der Abscheidungsdicke der Zirkoniumoxidschicht 102 und der Abscheidungsdicke der Zirkoniumsilikatschicht 103 verändert werden, indem die Sputterbedingungen verändert werden. Selbstverständlich können durch dieses Verändern der Beziehung die Dicke in der Mehrschichtstruktur der Zirkoniumoxidschicht 102 und der Zirkoniumsilikatschicht 103 beliebig eingestellt werden. 2 zeigt weiterhin als Referenz die Beziehung zwischen der Abscheidungszeit für die und der Abscheidungsdicke der Zirkoniumoxidschicht 102 an.
  • Wie in 1(b) gezeigt wird, wird als Nächstes die Zirkoniumoxidschicht 102 entfernt, zum Beispiel mit einer verdünnten Fluorwasserstoffsäurelösung. Da in diesem Verarbeitungsschritt die Ätzgeschwindigkeit der Zirkoniumsilikatschicht 103 geringer ist als die der Zirkoniumoxidschicht 102, ist es möglich, nur die Zirkoniumsilikatschicht 103 übrig zu lassen. Auf diese Weise kann ein Gate-Isolierfilm 104 (siehe 1(c)) ausgebildet werden, der aus der Zirkoniumsilikatschicht 103 besteht.
  • Wie in 1(c) gezeigt wird, wird danach eine Gate-Elektrode 105 auf dem Gate-Isolierfilm 104 ausgebildet. Danach wird ein Seitenwand-Isolierfilm 106 auf beiden Seitenflächen der Gate-Elektrode 105 ausgebildet; und dotierte Schichten 107, die als Source-Gebiet und als Drain-Gebiet wirken, werden auf beiden Seiten der Gate-Elektrode 105 in dem Siliziumsubstrat 100 gebildet. Ein zwischenliegender dielektrischer Film 108 wird danach über dem Siliziumsubstrat 100 sowie über der Gate-Elektrode 105 und gleichen Elementen ausgebildet. Danach wird ein Draht 109 auf dem zwischenliegenden dielektrischen Film 108 ausgebildet. Es ist zu beachten, dass der Draht 109 Stöpsel aufweist, die in dem zwischenliegenden dielektrischen Film 108 ausgebildet sind, um mit den dotierten Schichten 107 verbunden zu werden.
  • Wie weiter oben beschrieben wird, wird die Zirkoniumsilikatschicht 103 gemäß dem ersten Ausführungsbeispiel auf dem Siliziumsubstrat 100 ausgebildet, wird die Zirkoniumoxidschicht 102 ebenfalls auf der Zirkoniumsilikatschicht 103 ausgebildet und wird die Zirkoniumoxidschicht 102 danach entfernt, wodurch der Gate-Isolierfilm 104 ausgebildet wird, der aus der Zirkoniumsilikatschicht 103 besteht. In diesem Ausführungsbeispiel wird sichergestellt, dass die Zirkoniumsilikatschicht 103 mit einer gleichmäßigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, durch ein reaktives Sputterverfahren ausgebildet werden kann, bei dem ein aus Zirkonium hergestelltes Target verwendet wird, und dass die Dicke der Zirkoniumsilikatschicht 103 gut und genau eingestellt werden kann, indem die Sputterbedingungen gesteuert werden. Dementsprechend ist es möglich, einen Gate-Isolierfilm 104 mit einer geringen äquivalenten Oxiddicke (EOT) und geringem Leckstrom zu erhalten, wodurch die Ausfüh rung eines MOSFET (eines Metall-Oxid-Halbleiter-Feldeffekttransistors) mit geringem Stromverbrauch und der gewünschten Antriebsleistung ermöglicht wird.
  • Es wird darauf verwiesen, dass wenngleich in dem ersten Ausführungsbeispiel Zirkonium (Zr) als das Material für das Metalltarget verwendet wird, ein anderes Material, aus dem durch reaktives Sputtern eine Verbindung (ein Oxid) mit einer großen Dielektrizitätskonstante (größer als die Dielektrizitätskonstante von SiO2) gewonnen werden kann, anstelle von Zirkonium verwendet werden kann. Zum Beispiel können ein Metall, wie zum Beispiel Hf, Ti, Ta, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle verwendet werden. In dem ersten Ausführungsbeispiel kann das Metalltarget Sauerstoff oder eine geringe Menge Silizium enthalten.
  • Modifiziertes Beispiel des ersten Ausführungsbeispieles
  • Nachfolgend wird ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem modifizierten Beispiel des ersten Ausführungsbeispiels der vorliegenden Erfindung beschrieben werden, wobei ein n-MOSFET als Beispiel herangezogen wird.
  • Das modifizierte Beispiel des ersten Ausführungsbeispieles unterscheidet sich dahingehend von dem ersten Ausführungsbeispiel, dass chemisches Aufdampfen (das CVD-Verfahren) anstelle des reaktiven Sputterverfahrens verwendet wird, um eine Zirkoniumsilikatschicht 103 und eine Zirkoniumoxidschicht 102 in dem in 1(a) gezeigten Verarbeitungsschritt auszubilden.
  • Insbesondere wird, nachdem eine Isolierung 101 ausgebildet wird, ein Oxidfilm (eine Siliziumoxidschicht) mit einer Dicke von etwa 1 nm auf der Oberfläche eines Siliziumsubstrats 100 in einer H2O-Umgebung bei hoher Temperatur in dem Anfangsstadium des chemischen Aufdampfens (CVD-Verfahrens) ausgebildet. Danach wird eine Zirkoniumoxidschicht 102 durch chemisches Aufdampfen (das CVD-Verfahren) unter Verwendung eines gasförmigen Gemisches aus H2O und ZrCl4 als Quellengas über dem Siliziumsubstrat 100 ausgebildet. In diesem Verarbeitungsschritt tritt eine Reaktion zwischen dem Quellengas, das Zirkonium enthält, und der Siliziumoxidschicht auf, wodurch eine Zirkoniumsilikatschicht 103 ausgebildet wird, die aus einer ternären Verbindung von Zirkonium, Silizium und Sauerstoff an der Grenzfläche zwischen dem Siliziumsubstrat 100 und der Zirkoniumoxidschicht 102 besteht. Die Zirkoniumsilikatschicht 103, die auf diese Weise ausgebildet wird, weist die gleichen Eigenschaften auf wie in dem Fall, in dem ein reaktives Sputterverfahren angewendet wird (wie in dem ersten Ausführungsbeispiel). Indem weiterhin die Abscheidungsbedingungen, wie zum Beispiel das Strömungsgeschwindigkeitsverhältnis der in dem Quellengas enthaltenen gasförmigen Komponenten oder die Abscheidungstemperatur oder die Abscheidungszeit verändert werden, kann die Dicke in der Mehrschichtstruktur aus der Zirkoniumoxidschicht 102 und der Zirkoniumsilikatschicht 103 beliebig eingestellt werden.
  • Daher können entsprechend dem modifizierten Beispiel des ersten Ausführungsbeispieles die gleichen Wirkungen wie in dem ersten Ausführungsbeispiel erzielt werden.
  • Insbesondere wird die Zirkoniumsilikatschicht 103 gemäß dem modifizierten Beispiel des ersten Ausführungsbeispieles auf dem Siliziumsubstrat 100 ausgebildet, wird die Zirkoniumoxidschicht 102 ebenfalls auf der Zirkoniumsilikatschicht 103 ausgebildet und wird die Zirkoniumoxidschicht 102 danach entfernt, wodurch der Gate-Isolierfilm 104 ausgebildet wird, der aus der Zirkoniumsilikatschicht 103 besteht. In diesem modifizierten Beispiel wird sichergestellt, dass die Zirkoniumsilikatschicht 103 mit gleichmäßiger Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, durch chemisches Aufdampfen (das CVD-Verfahren) unter Verwendung eines Quellengases, das Zirkonium enthält, ausgebildet werden kann und dass die Dicke der Zirkoniumsilikatschicht gut und genau eingestellt werden kann, indem die Abscheidungsbedingungen gesteuert werden. Dementsprechend ist es möglich, einen Gate-Isolierfilm 104 mit geringer äquivalenter Oxiddicke (EOT) und geringem Leckstrom herzustellen, wodurch ein MOSFET (Metall-Oxid-Halbleite-Feldeffekttransistor) mit geringem Stromverbrauch bei der gewünschten Antriebsleistung hergestellt werden kann.
  • Es ist zu beachten, dass wenngleich das Quellengas, das Zirkonium (Zr) enthält, in dem modifizierten Beispiel des ersten Ausführungsbeispieles verwendet wird, ein anderes Gas, das ein anderes Material enthält, aus dem eine Verbindung (ein Oxid) mit einer großen Dielektrizitätskonstante durch chemisches Aufdampfen (das CVD-Verfahren) gewonnen werden kann, anstelle dessen verwendet werden kann. Zum Bei spiel kann ein Quellengas, das ein Metall, wie zum Beispiel Hf, Ti, Ta, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle enthält, verwendet werden.
  • Weiterhin kann in dem modifizierten Beispiel des ersten Ausführungsbeispieles ein standardmäßiges thermisches CVD-Verfahren oder ein Atomic-Layer-Deposition-Verfahren (ALD-Verfahren) als das chemische Aufdampfverfahren verwendet werden. In einem ALD-Verfahren wird eine Metalloxidschicht, wie zum Beispiel eine Zirkoniumoxidschicht, ausgebildet, indem molekulare Schichten nacheinander durch gepulste (intermittierende) Zuführung eines Quellengases abgeschieden werden. (Siehe zum Beispiel die Seiten 46 bis 47 in „2000 Symposium on VLSI Technology: Digest of Technical Papers" von Dae-Gyu Park et al oder die Seiten 2207 bis 2209 in Applied Physics Letters, Bd. 77 (Nr. 14), 2000, von Dae-Gyu Park et al.). Die Anwendung eines ALD-Verfahrens kann dazu dienen, die Steuerbarkeit und die Gleichförmigkeit der Dicke einer Metallsilikatschicht, wie zum Beispiel einer Zirkoniumsilikatschicht, zu verbessern.
  • Wenngleich weiterhin ein reaktives Sputterverfahren oder chemisches Aufdampfen (ein CVD-Verfahren) angewendet wird, um eine Metallsilikatschicht und eine Metalloxidschicht in dem ersten Ausführungsbeispiel und dem modifizierten Beispiel des ersten Ausführungsbeispieles auszubilden, ist die vorliegende Erfindung nicht darauf beschränkt. Selbstverständlich kann ein beliebiges anderes einen Film ausbildendes Verfahren angewendet werden, durch das eine hochqualitative Metallsilikatschicht, wie zum Beispiel die Zirkoniumsilikatschicht 103, ausgebildet werden kann.
  • Zweites Ausführungsbeispiel
  • Nachfolgend wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die anhängenden Zeichnungen beschrieben werden, wobei ein n-MOSFET als Beispiel herangezogen wird.
  • Die 3(a) und 3(b) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zum Herstellen der Halbleitervorrichtung in dem zweiten Ausführungsbeispiel.
  • Das Halbleitervorrichtungs-Fertigungsverfahren des zweiten Ausführungsbeispieles ist wie folgt gekennzeichnet: eine Metallsilikatschicht wird auf einem Siliziumsubstrat ausgebildet, eine Metalloxidschicht wird ebenfalls auf der Metallsilikatschicht ausgebildet, die Metalloxidschicht wird danach entfernt, wodurch ein Gate-Isolierfilm ausgebildet wird, der aus der Metallsilikatschicht und der anderen Metalloxidschicht besteht. In dem zweiten Ausführungsbeispiel werden die gleichen Verarbeitungsschritte wie in dem ersten Ausführungsbeispiel oder dem modifizierten Beispiel desselben durchgeführt, bis zu dem in 1(b) gezeigten Verarbeitungsschritt.
  • Insbesondere werden, wie in den 1(a) und 1(b) gezeigt wird, eine Zirkoniumsilikatschicht 103 auf einem Siliziumsubstrat 100 sowie eine Zirkoniumoxidschicht 102 auf der Zirkoniumsilikatschicht 103 durch ein reaktives Sputterverfahren oder durch chemisches Aufdampfen (ein CVD-Verfahren) ausgebildet. Die Zirkoniumoxidschicht 102 wird danach so entfernt, dass nur die Zirkoniumsilikatschicht 103 übrig bleibt.
  • Wie in 3(a) gezeigt wird, wird als Nächstes eine Hafniumdioxidschicht (HfO2-Schicht) 110 mit einer Dicke von etwa 5 nm, die als Material mit hoher Dielektrizitätskonstante wirkt, zum Beispiel durch ein reaktives Sputterverfahren auf der Zirkoniumsilikatschicht 103 ausgebildet. Auf diese Weise kann ein Gate-Isolierfilm 104 (siehe 3(b)), der aus der Zirkoniumsilikatschicht 103 und der Hafniumdioxidschicht 110 in einer Mehrschichtstruktur besteht, ausgebildet werden. Die Dielektrizitätskonstante der Hafniumdioxidschicht 110 ist größer als die der Zirkoniumoxidschicht 102. Somit weist die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 103 und der Hafniumdioxidschicht 110 eine kleinere äquivalente Oxiddicke (EOT) im Vergleich zu der Mehrschichtstruktur aus der Zirkoniumsilikatschicht 103 und der Zirkoniumoxidschicht 102 auf, wenn die Mehrschichtstrukturen die gleichen Dicken aufweisen.
  • Wie in 3(b) gezeigt wird, wird als Nächstes eine Gate-Elektrode 105 auf dem Gate-Isolierfilm 104 ausgebildet. Danach wird ein Seitenwand-Isolierfilm 106 auf beiden Seitenflächen der Gate-Elektrode 105 ausgebildet; und dotierte Schichten 107, die als Source-Gebiet und als Drain-Gebiet wirken, werden auf beiden Seiten der Gate-Elektrode 105 in dem Siliziumsubstrat 100 gebildet. Ein zwischenliegender dielektrischer Film 108 wird danach über dem Siliziumsubstrat 100 sowie über der Gate-Elektrode und gleichen Elementen ausgebildet. Danach wird ein Draht 109 auf dem zwischenliegen den dielektrischen Film 108 ausgebildet. Es ist zu beachten, dass der Draht 109 Stöpsel aufweist, die in dem zwischenliegenden dielektrischen Film 108 ausgebildet werden, um mit den dotierten Schichten 107 verbunden zu werden.
  • Wie weiter oben beschrieben wurde, wird die Zirkoniumsilikatschicht 103 gemäß dem zweiten Ausführungsbeispiel auf dem Siliziumsubstrat 100 ausgebildet, wird die Zirkoniumoxidschicht 102 weiterhin auf dem Siliziumsubstrat 100 ausgebildet, wird die Zirkoniumoxidschicht 102 danach entfernt und danach wird die Hafniumdioxidschicht 110 ausgebildet, wodurch der Gate-Isolierfilm 104 ausgebildet wird, der aus der Zirkoniumsilikatschicht 103 und der Hafniumdioxidschicht 110 besteht. In diesem Ausführungsbeispiel ermöglicht zum Beispiel die Anwendung eines reaktiven Sputterverfahrens oder der chemischen Aufdampfung (des CVD-Verfahrens) die Ausbildung einer Zirkoniumsilikatschicht 103 mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die Dielektrizitätskonstante von SiO2, und die Dicke der Zirkoniumsilikatschicht 103 kann ebenfalls gut eingestellt werden, indem zum Beispiel die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. Da weiterhin die Hafniumdioxidschicht 110 getrennt auf der Zirkoniumsilikatschicht 103 ausgebildet wird, kann die Hafniumdioxidschicht 110 wie vorgesehen ausgebildet werden, ohne eine Reaktion mit dem Siliziumsubstrat 100 zu berücksichtigen. Dementsprechend kann mit der Mehrschichtstruktur aus der Zirkoniumsilikatschicht 103 und der Hafniumdioxidschicht 110 der Gate-Isolierfilm 104 mit geringer äquivalenter Oxiddicke (EOT) und geringem Leckstrom hergestellt werden, was die Ausführung eines MOSFET (Metall-Oxid-Halbleiter-Feldeftekttransistors) mit geringem Stromverbrauch und der gewünschten Antriebsleistung ermöglicht.
  • Darüber hinaus können gemäß dem zweiten Ausführungsbeispiel die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 103 und der Hafniumdioxidschicht 110 gut ausgebildet werden, um die gewünschte Dicke aufzuweisen. Dies ermöglicht die Auslegung eines Gate-Isolierfilms 104 gemäß den Funktionen, die in einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) gefordert sind. Zum Beispiel wird die Auslegung eines Gate-Isolierfilms ermöglicht, der Kompatibilität zwischen großer Antriebsleistung und geringem Stromverbrauch aufweisen soll.
  • Es ist zu beachten, dass in dem zweiten Ausführungsbeispiel die Zirkoniumsilikatschicht 103 und die Zirkoniumoxidschicht 102 vorzugsweise durch ein reaktives Sputterverfahren unter Verwendung eines Targets aus Zirkonium oder durch chemisches Aufdampfen (CVD-Verfahren) unter Verwendung eines Zirkonium enthaltenden Quellengases ausgebildet werden. Danach wird sichergestellt, dass die Zirkoniumsilikatschicht 103 mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, ausgebildet werden kann und dass die Dicke der Zirkoniumoxidschicht 102 genau eingestellt werden kann, indem die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. In dem zweiten Ausführungsbeispiel kann zum Beispiel ein herkömmliches thermisches CVD-Verfahren oder ein ALD-Verfahren als das chemische Aufdampfverfahren angewendet werden. In dem Fall der Anwendung eines ALD-Verfahrens können die Steuerbarkeit und die Gleichmäßigkeit der Dicke der Zirkoniumsilikatschicht 103 verbessert werden. Weiterhin kann selbstverständlich ein beliebiges einen Film ausbildendes Verfahren, durch das eine hochqualitative Zirkoniumsilikatschicht 103 ausgebildet werden kann, anstelle des reaktiven Sputterverfahrens oder des CVD-Verfahrens angewendet werden.
  • Es wird darauf verwiesen, dass wenngleich die Zirkoniumsilikatschicht 103 als die Metallsilikatschicht, die als die untere Schicht des Gate-Isolierfilms 104 in dem zweiten Ausführungsbeispiel wirkt, verwendet wird, die vorliegende Erfindung nicht darauf beschränkt ist. Die Metallsilikatschicht enthält vorzugsweise ein Metall, wie zum Beispiel Zr, Hf, Ti, Al, Pr, Nd oder La oder eine beliebige Legierung dieser Metalle. Danach wird sichergestellt, dass die Dielektrizitätskonstante der Metallsilikatschicht größer ist als die Dielektrizitätskonstante von SiO2.
  • Wenngleich weiterhin die Hafniumdioxidschicht 110 als die andere Metalloxidschicht, die als die obere Schicht des Gate-Isolierfilms 104 in dem zweiten Ausführungsbeispiel wirkt, verwendet wird, die vorliegende Erfindung nicht darauf beschränkt ist. Die andere Metalloxidschicht enthält vorzugsweise ein Metall, wie zum Beispiel Zr, Hf, Ti, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle. Es ist jedoch zu beachten, dass ein in der Metallsilikatschicht, die als die untere Schicht des Gate-Isolierfilms wirkt, enthaltenes Metall vorzugsweise unterschiedlich von einem Metall ist, das in der anderen Metalloxidschicht enthalten ist.
  • Weiterhin wird ein Metall, das in der Metallsilikatschicht, die als die untere Schicht des Gate-Isolierfilms 104 wirkt, enthalten ist, vorzugsweise so ausgewählt, dass die Metallsilikatschicht an der Grenzfläche zu dem Substrat thermisch stabil ist und keine große Verspannung in dem Siliziumkristall erzeugt, was zu einer Verschlechterung der Beweglichkeit in dem Siliziumkristall führen würde. Zusätzlich wird ein Metall, das in der anderen Metalloxidschicht enthalten ist, die als die obere Schicht des Gate-Isolierfilms 104 wirkt, vorzugsweise so ausgewählt, dass die Dielektrizitätskonstante der anderen Metalloxidschicht größer ist als die Dielektrizitätskonstante der Metalloxidschicht, die die gleiche Art von Metall enthält, die die Metallsilikatschicht enthält.
  • Drittes Ausführungsbeispiel
  • Nachfolgend wird ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel, das nicht Bestandteil der Erfindung ist, unter Bezugnahme auf die anhängenden Zeichnungen beschrieben werden, wobei ein n-MOSFET als Bespiel herangezogen wird.
  • Die 4(a) bis 4(e) sind Querschnittsansichten und veranschaulichen Verarbeitungsschritte eines Verfahrens zum Herstellen der Halbleitervorrichtung in dem dritten Ausführungsbeispiel.
  • Das Halbleitervorrichtungs-Herstellungsverfahren in dem dritten Ausführungsbeispiel ist wie folgt gekennzeichnet: eine Metallsilikatschicht wird auf einem Siliziumsubstrat ausgebildet, eine Metalloxidschicht wird weiterhin auf der Metallsilikatschicht ausgebildet, und die Metalloxidschicht wird danach teilweise entfernt, wodurch ein erster Gate-Isolierfilm, der aus der Metallsilikatschicht besteht, und ein zweiter Gate-Isolierfilm, der aus der Metallsilikatschicht und der Metalloxidschicht besteht, ausgebildet wird. In dem dritten Ausführungsbeispiel wird zum Beispiel ein reaktives Sputterverfahren angewendet, um die Metallsilikatschicht und die Metalloxidschicht auszubilden.
  • Wie in 4(a) gezeigt wird, wird insbesondere eine Isolierung 201 zum Beispiel in einem p-Siliziumsubstrat 200 durch ein bekanntes Verfahren ausgebildet, wodurch ein erster Vorrichtungs-Ausbildungsbereich RA und ein zweiter Vorrichtungs-Ausbildungsbereich Rb gebildet werden. Ein Metalltarget, das zum Beispiel aus Zirkoni um (Zr) besteht, wird danach einem reaktiven Sputtern unterzogen, das in einem gasförmigen Gemisch zum Beispiel aus Ar- und O2-Gasen unterzogen wird, wodurch eine Zirkoniumoxidschicht (ZrO2-Schicht) 202 mit einer Dicke zum Beispiel von 5 nm über dem ersten Vorrichtungs-Ausbildungsbereich RA und dem zweiten Vorrichtungs-Ausbildungsbereich RB als die Materialschicht mit großer Dielektrizitätskonstante abgeschieden wird. Hierbei wird die Zirkoniumsilikatschicht 203, die aus einer ternären Verbindung (insbesondere ZrSixOy, wobei x, y > 9) aus Zirkonium, Silizium und Sauerstoff besteht, an der Grenzfläche zwischen dem Siliziumsubstrat 200 und der Zirkoniumoxidschicht 202 ausgebildet wird. Es ist zu beachten, dass die spezifischen Verarbeitungsschritte zum Ausbilden und die Eigenschaften der Zirkoniumsilikatschicht 203 die gleichen sind wie die der Zirkoniumsilikatschicht 103 in dem ersten Ausführungsbeispiel.
  • Wie in 4(b) gezeigt wird, wird als Nächstes ein Resistmuster 250 auf einem Teil der Zirkoniumoxidschicht 202, der sich in dem zweiten Vorrichtungs-Ausbildungsbereich Rb befindet, ausgebildet. Wie in 4(c) gezeigt wird, wird danach unter Verwendung des Resistmusters 209 als Maske ein Teil der Zirkoniumoxidschicht 202, der sich in dem ersten Vorrichtungs-Ausbildungsbereich RA befindet, zum Beispiel mit verdünnter Fluorwasserstoffsäurelösung entfernt. Da die Ätzgeschwindigkeit der Zirkoniumsilikatschicht 203 in diesem Verarbeitungsschritt geringer ist als die der Zirkoniumoxidschicht 202, wird ermöglicht, dass nur die Zirkoniumsilikatschicht 203 in dem ersten Vorrichtungs-Ausbildungsbereich RA übrig gelassen wird. Auf diese Weise kann ein erster Gate-Isolierfilm 204A (siehe 4(e)), der aus der Zirkoniumsilikatschicht 203 besteht, in dem ersten Vorrichtungs-Ausbildungsbereich RA ausgebildet werden, und ein zweiter Gate-Isolierfilm 204B (siehe 4(e)), der aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202 besteht, kann weiterhin in dem zweiten Vorrichtungs-Ausbildungsbereich RB ausgebildet werden.
  • Danach, nachdem das Resistmuster 250 wie in 4(d) gezeigt entfernt wurde, wird eine erste Gate-Elektrode 205A auf dem ersten Gate-Isolierfilm 204A ausgebildet, und eine zweite Gate-Elektrode 205B wird weiterhin wie in 4(e) gezeigt auf dem zweiten Gate-Isolierfilm 204B ausgebildet. Danach wird ein erster Seitenwand-Isolierfilm 206A auf beiden Seitenflächen der ersten Gate-Elektrode 205A ausgebildet, und ein zweiter Seitenwand-Isolierfilm 206B wird weiterhin auf beiden Seitenflächen der zweiten Gate-Elektrode 205B ausgebildet. Weiterhin werden erste dotierte Schichten 207A, die als Source-Gebiet und als Drain-Gebiet wirken, auf beiden Seiten der ersten Gate-Elektrode 205A in dem Siliziumsubstrat 200 ausgebildet, und zweite dotierte Schichten 207B, die als Source-Gebiet und als Drain-Gebiet wirken, werden auf beiden Seiten der ersten Gate-Elektrode 205A in dem Siliziumsubstrat 200 ausgebildet. Ein zwischenliegender dielektrischer Film 208 wird danach über dem Siliziumsubstrat 200 sowie über der ersten und der zweiten Gate-Elektrode 205A und 205B und gleichen Elementen ausgebildet. Danach werden ein erster Draht 209A und ein zweiter Draht 209B auf dem zwischenliegenden dielektrischen Film 208 ausgebildet. Es ist zu beachten, dass der erste Draht 209A Stöpsel aufweist, die auf dem zwischenliegenden dielektrischen Film 208 ausgebildet werden, um mit den ersten dotierten Schichten 207A verbunden zu werden, und dass der zweite Draht 209B Stöpsel aufweist, die auf dem zwischenliegenden dielektrischen Film 208 ausgebildet werden, um mit den zweiten dotierten Schichten 207B verbunden zu werden.
  • Wie weiter oben beschrieben worden ist, wird die Zirkoniumsilikatschicht 203 gemäß dem dritten Ausführungsbeispiel auf dem Siliziumsubstrat 200 ausgebildet, wird die Zirkoniumoxidschicht 202 weiterhin auf der Zirkoniumsilikatschicht 203 ausgebildet, und wir d die Zirkoniumoxidschicht 202 teilweise entfernt, wodurch der erste Gate-Isolierfilm 204A, der aus der Zirkoniumsilikatschicht 203 besteht, und der zweite Gate-Isolierfilm 204B, der aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202 besteht, ausgebildet werden. Mit anderen Worten ist das dritte Ausführungsbeispiel eine Multigate-Isolierfilmtechnologie, bei der eine Einzelschichtstruktur der Zirkoniumsilikatschicht 203 als dünner Gate-Isolierfilm verwendet wird und die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202 als dicker Gate-Isolierfilm verwendet wird. Weiterhin wird in dem dritten Ausführungsbeispiel sichergestellt, dass die Zirkoniumsilikatschicht 203 mit einer gleichförmigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2 durch ein reaktives Sputterverfahren ausgebildet werden kann, bei dem ein Target aus Zirkonium verwendet wird, und dass die Dicke der Zirkoniumsilikatschicht gut und genau eingestellt werden kann, indem die Sputterbedingungen gesteuert werden. Da dementsprechend eine geringe äquivalente Oxiddicke (EOT) und ein geringer Leckstrom in dem dünnen Gate-Isolierfilm (dem ersten Gate-Isolierfilm 204A) ausgeführt werden können, kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermög licht wird. Weiterhin ermöglicht der erste Gate-Isolierfilm 204A die Ausführung eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistors), bei dem die Priorität auf die Senkung des Stromverbrauches gelegt wird. Infolgedessen kann eine LSI-Schaltung ausgeführt werden, bei der große Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind.
  • Es ist zu beachten, dass wenngleich Zirkonium (Zr) als das Material für das Metalltarget in dem dritten Ausführungsbeispiel verwendet wird, ein anderes Material, aus dem eine Verbindung (ein Oxid) mit einer großen Dielektrizitätskonstante (größer als die Dielektrizitätskonstante von SiO2) durch reaktives Sputtern gewonnen werden kann, anstelle von Zirkonium verwendet werden kann. Zum Beispiel kann ein Metall, wie zum Beispiel Hf, Ti, Ta, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle verwendet werden. In dem dritten Ausführungsbeispiel kann das Metalltarget Sauerstoff oder eine geringe Menge von Silizium enthalten.
  • Weiterhin wird in dem dritten Ausführungsbeispiel vorzugsweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit dem ersten Gate-Isolierfilm 204A in einem inneren Schaltkreis verwendet. Während ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit dem zweiten Gate-Isolierfilm 204B in einem peripheren Schaltkreis verwendet wird. Dies ermöglicht die Ausführung einer LSI-Schaltung mit großer Antriebsleistung, einem inneren Schaltkreis mit geringem Stromverbrauch und einem peripheren Schaltkreis mit geringem Stromverbrauch.
  • Weiterhin wird in dem dritten Ausführungsbeispiel vorzugsweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeftekttransistor) mit dem ersten Gate-Isolierfilm 204A in einem Logikabschnitt verwendet, während ein MOSFET (Metall-Oxid-Halbleiter-Feldeftekttransistor) mit dem zweiten Gate-Isolierfilm 204B in einem DRAM-Abschnitt verwendet wird. Dies ermöglicht die Ausführung einer LSI-Schaltung mit einem Logikabschnitt mit hoher Antriebsleistung und geringem Stromverbrauch sowie mit einem DRAM-Abschnitt mit geringem Stromverbrauch.
  • Modifiziertes Beispiel des ersten Ausführungsbeispieles Nachfolgend wird ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem modifizierten Beispiel des dritten Ausführungsbeispieles der vorliegenden Erfindung, das nicht Bestandteil der Erfindung ist, beschrieben werden, wobei ein n-MOSFET als Beispiel herangezogen wird.
  • Das modifizierte Beispiel des dritte Ausführungsbeispieles unterscheidet sich von dem dritten Ausführungsbeispiel dahingehend, dass chemisches Aufdampfen (das CVD-Verfahren) anstelle des reaktiven Sputterverfahrens angewendet wird, um eine Zirkoniumsilikatschicht 203 und eine Zirkoniumoxidschicht 202 in dem in 4(a) gezeigten Verarbeitungsschritt auszubilden.
  • Insbesondere wird, nachdem eine Isolierung 201 ausgebildet wird, ein Oxidfilm (eine Siliziumoxidschicht) mit einer Dicke von etwa 1 nm auf der Oberfläche eines Siliziumsubstrats 200 in einer H2O-Umgebung bei hoher Temperatur in dem Anfangsstadium des chemischen Aufdampfverfahrens (CVD-Verfahrens) ausgebildet. Danach wird eine Zirkoniumoxidschicht 202 über dem Siliziumsubstrat 200 durch ein chemisches Aufdampfverfahren (CVD-Verfahren) unter Verwendung eines gasförmigen Gemisches aus H2O und ZrCl4 als Quellengas ausgebildet. In diesem Verarbeitungsschritt tritt eine Reaktion zwischen dem Zirkonium enthaltenden Quellengas und der Siliziumoxidschicht auf, wodurch eine Zirkoniumsilikatschicht 203, die aus einer ternären Verbindung aus Zirkonium, Silizium und Sauerstoff besteht, an der Grenzfläche zwischen dem Siliziumsubstrat 200 und der Zirkoniumoxidschicht 202 ausgebildet wird. Die Zirkoniumsilikatschicht 203, die auf diese Weise ausgebildet wird, weist die gleichen Eigenschaften auf wie in dem Fall, in dem ein reaktives Sputterverfahren (wie in dem dritten Ausführungsbeispiel) angewendet wird. Indem die Abscheidungsbedingungen, wie zum Beispiel das Strömungsgeschwindigkeitsverhältnis der gasförmigen Komponenten in dem Quellengas oder die Abscheidungstemperatur oder die Abscheidungszeit, verändert werden, kann die Dicke der Mehrschichtstruktur aus der Zirkoniumoxidschicht 202 und der Zirkoniumsilikatschicht 203 beliebig eingestellt werden.
  • Daher können gemäß dem modifizierten Beispiel des dritten Ausführungsbeispiels die gleichen Wirkungen erzielt werden wie in dem dritten Ausführungsbeispiel.
  • Gemäß dem modifizierten Beispiel des dritten Ausführungsbeispiels wird die Zirkoniumsilikatschicht 203 auf dem Siliziumsubstrat 200 ausgebildet, wird die Zirkoniumoxidschicht 202 weiterhin auf der Zirkoniumsilikatschicht 203 ausgebildet und wird die Zirkoniumoxidschicht 202 danach teilweise entfernt, wodurch ein erster Gate-Isolierfilm 204A, der aus der Zirkoniumsilikatschicht 203 besteht, und ein zweiter Gate-Isolierfilm 204B, der aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 204B besteht, ausgebildet werden. Mit anderen Worten ist das modifizierte Beispiel des dritten Ausführungsbeispieles eine Multigate-Isolierfilmtechnologie, bei der die Einzelschichtstruktur der Zirkoniumsilikatschicht 203 als dünner Gate-Isolierfilm verwendet wird und die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202 als dicker Gate-Isolierfilm verwendet wird. In dem modifizierten Beispiel des dritten Ausführungsbeispieles wird sichergestellt, dass die Zirkoniumsilikatschicht 203 mit gleichmäßiger Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, durch ein chemisches Aufdampfungsverfahren (CVD-Verfahren) unter Verwendung eines Quellengases, das Zirkonium enthält, ausgebildet werden kann und dass die Dicke der Zirkoniumsilikatschicht 203 gut und genau eingestellt werden kann, indem die Abscheidungsbedingungen gesteuert werden. Da dementsprechend eine geringe äquivalente Oxiddicke (EOT) und ein geringer Leckstrom in dem dünnen Gate-Isolierfilm (dem ersten Gate-Isolierfilm 204A) ausgeführt werden können, kann eine Zunahme des Gate-Leckstromes verhindert werden, wenn die Multigate-Isoloerfilmtechnologie verwendet wird, wodurch die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht wird. Mit dem ersten Gate-Isolierfilm 204A kann weiterhin ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden, bei dem die Priorität auf die Erhöhung der Antriebsleistung gelegt wird, wohingegen mit dem zweiten Gate-Isolierfilm 204B ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden kann, bei dem die Priorität auf die Senkung des Stromverbrauches gelegt wird. Demzufolge kann eine LSI-Schaltung, bei der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind, ausgeführt werden.
  • Es ist zu beachten, dass wenngleich das Quellengas Zirkonium (Zr) in dem modifizierten Beispiel des dritten Ausführungsbeispieles verwendet wird, ein Quellengas, das ein anderes Material, aus dem eine Verbindung (ein Oxid) mit einer großen Dielektrizitätskonstante durch chemisches Aufdampfen (CVD-Verfahren) gewonnen werden kann, enthält, anstelle dessen verwendet werden kann. Zum Beispiel kann ein Quellengas, das ein Metall, wie zum Beispiel Hf, Ti, Ta, Al, Pr, Nd oder La, enthält, oder eine beliebige Legierung dieser Metalle verwendet werden.
  • Weiterhin kann in dem modifizierten Beispiel des dritten Ausführungsbeispieles zum Beispiel ein standardmäßiges thermisches CVD-Verfahren als das chemische Aufdampfverfahren verwendet werden, oder weiterhin kann ein ALD-Verfahren verwendet werden. In einem ALD-Verfahren wird eine Metalloxidschicht, wie zum Beispiel eine Zirkoniumoxidschicht ausgebildet, indem molekulare Schichten nacheinander durch gepulste Zufuhr eines Quellengases abgeschieden werden. Die Verwendung eines ALD-Verfahrens kann dazu dienen, die Steuerbarkeit und die Gleichmäßigkeit einer Metallsilikatschicht, wie zum Beispiel einer Zirkoniumsilikatschicht, zu verbessern.
  • Wenngleich weiterhin ein reaktives Sputterverfahren oder ein chemisches Aufdampfverfahren genutzt wird, um eine Metallsilikatschicht und eine Metalloxidschicht in dem dritten Ausführungsbeispiel und dem modifizierten Beispiel des dritten Ausführungsbeispieles auszubilden, ist die vorliegende Erfindung nicht darauf beschränkt. Selbstverständlich kann ein beliebiges einen Film ausbildendes Verfahren angewendet werden, durch das eine hochqualitative Metallsilikatschicht, wie zum Beispiel die Zirkoniumsilikatschicht 203, ausgebildet werden kann.
  • Viertes Ausführungsbeispiel
  • Nachfolgend wird Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel, das nicht Bestandteil der vorliegenden Erfindung ist, unter Bezugnahme auf die anhängenden Zeichnungen beschrieben werden, wobei ein n-MOSFET als Beispiel herangezogen wird.
  • Die 5(a) und 5(b) sind Querschnittsansichten und veranschaulichen die Verarbeitungsschritte eines Verfahrens zur Herstellung der Halbleitervorrichtung in dem vierten Ausführungsbeispiel.
  • Das Halbleitervorrichtungs-Herstellungsverfahren in dem vierten Ausführungsbeispiel ist wie folgt gekennzeichnet: eine Metallsilikatschicht wird auf einem Siliziumsubstrat ausgebildet, eine Metalloxidschicht wird auf der Metallsilikatschicht ausgebildet, die Metalloxidschicht wird danach teilweise entfernt, und danach wird eine andere Metalloxidschicht ausgebildet, wodurch ein erster Gate-Isolierfilm, der aus der Metallsilikatschicht besteht, und ein zweiter Gate-Isolierfilm, der aus der Metallsilikatschicht, der Metalloxidschicht und der anderen Metalloxidschicht besteht, ausgebildet werden. In dem vierten Ausführungsbeispiel werden die gleichen Verarbeitungsschritte wie in dem dritten Ausführungsbeispiel oder dem modifizierten Beispiel desselben ausgeführt, bis zu dem in 4(d) gezeigten Verarbeitungsschritt.
  • Wie in den 4(a) bis 4(d) gezeigt wird, wird zum Beispiel durch ein reaktives Sputterverfahren oder ein chemisches Aufdampfverfahren (CVD-Verfahren) eine Zirkoniumsilikatschicht 203 auf dem Siliziumsubstrat 200 ausgebildet, und weiterhin wird eine Zirkoniumoxidschicht 202 auf der Zirkoniumsilikatschicht 203 ausgebildet. Die Zirkoniumoxidschicht 202 wird danach so entfernt, dass nur die Zirkoniumsilikatschicht 203 in dem ersten Vorrichtungs-Ausbildungsbereich RA übrig bleibt, während die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202 in dem zweiten Vorrichtungs-Ausbildungsbereich RB übrig gelassen wird.
  • Wie in 5(a) gezeigt wird, wird als Nächstes eine Hafniumdioxidschicht (HfO2-Schicht) 210 mit einer Dicke von etwa 5 nm als die Materialschicht mit großer Dielektrizitätskonstante über der gesamten Oberfläche des Siliziumsubstrats 200 zum Beispiel durch ein reaktives Sputterverfahren ausgebildet. Auf diese Weise kann ein erster Gate-Isolierfilm 204A (siehe 5(b)), der aus der Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Hafniumdioxidschicht 210 besteht, in dem ersten Vorrichtungs-Ausbildungsbereich RA ausgebildet werden, während ein zweiter Gate-Isolierfilm 204B (siehe 5(b)), der aus der Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203, der Zirkoniumoxidschicht 202 und der Hafniumdioxidschicht 210 besteht, in dem zweiten Vorrichtungs-Ausbildungsbereich RB ausgebildet werden. In diesem Fall ist die Dielektrizitätskonstante der Hafniumdioxidschicht 210 größer als die der Zirkoniumoxidschicht 202. Somit weist die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Hafniumdioxidschicht 210 eine geringere äquivalente Oxiddicke (EOT) auf als die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Zirkoniumoxidschicht 202, wenn die Mehrschichtstrukturen die gleiche Dicke aufweisen.
  • Wie in 5(b) gezeigt wird, wird eine erste Gate-Elektrode 205A auf dem ersten Gate-Isolierfilm 204A ausgebildet, und eine zweite Gate-Elektrode 205B wird weiterhin auf dem zweiten Gate-Isolierfilm 204B ausgebildet. Danach wird der erste Seitenwand-Isolierfilm 206A auf beiden Seitenflächen der ersten Gate-Elektrode 205A ausgebildet, und ein zweiter Seitenwand-Isolierfilm 206B wird weiterhin auf beiden Seitenflächen der zweiten Gate-Elektrode 205B ausgebildet. Weiterhin werden die ersten dotierten Schichten 207A, die als Source-Gebiet und als Drain-Gebiet wirken, auf beiden Seiten der ersten Gate-Elektrode 205A in dem Siliziumsubstrat 200 gebildet, und zweite dotierte Schichten 207B, die als Source-Gebiet und als Drain-Gebiet wirken, werden weiterhin auf beiden Seiten der zweiten Gate-Elektrode 205B in dem Siliziumsubstrat 200 gebildet- Ein zwischenliegender dielektrischer Film 208 wird danach über dem Siliziumsubstrat 200 sowie über der ersten und der zweiten Gate-Elektrode 205A und 205B und gleichen Elementen ausgebildet. Danach werden ein erster Draht 209A und ein zweiter Draht 209B auf dem zwischenliegenden dielektrischen Film 208 ausgebildet. Es ist zu beachten, dass der erste Draht 209A Stöpsel aufweist, die in dem zwischenliegenden dielektrischen Film 208 ausgebildet werden, um mit den ersten dotierten Schichten 207A verbunden zu werden, während der zweite Draht 209B Stöpsel aufweist, die in dem zwischenliegenden dielektrischen Film 208 ausgebildet werden, um mit den zweiten dotierten Schichten 207B verbunden zu werden.
  • Wie weiter oben beschrieben wurde, wird gemäß dem vierten Ausführungsbeispiel die Zirkoniumsilikatschicht 203 auf dem Siliziumsubstrat 200 ausgebildet, wird weiterhin die Zirkoniumoxidschicht 202 auf der Zirkoniumsilikatschicht 203 ausgebildet, wird die Zirkoniumoxidschicht 202 danach teilweise entfernt und wird danach die Hafniumdioxidschicht 210 ausgebildet, wodurch der erste Gate-Isolierfilm 204A, der aus der Zirkoniumsilikatschicht 203 und der Hafniumdioxidschicht 210 besteht, ausgebildet wird, und der zweite Gate-Isolierfilm 204B, der aus der Zirkoniumsilikatschicht 203, der Zirkoniumoxidschicht 202 und de Hafniumdioxidschicht 210 besteht, ausgebildet wird. Mit anderen Worten ist das vierte Ausführungsbeispiel eine Multigate-Isolierfilmtechnologie, bei der die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Hafniumdioxidschicht 210 als dünner Gate-Isolierfilm verwendet wird und die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203, der Zirkoniumoxidschicht 202 und der Hafniumdioxidschicht 210 als dicker Gate-Isolierfilm verwendet wird. Weiterhin wird in dem vierten Ausführungsbeispiel sichergestellt, dass die Zirkoniumsilikatschicht 203 mit einer gleichmäßigen Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, zum Beispiel unter Anwendung eines reaktiven Sputterverfahrens oder eines chemischen Aufdampfverfahrens (CVD-Verfahrens) ausgebildet werden kann und dass die Dicke der Zirkoniumsilikatschicht 203 gut eingestellt werden kann, indem zum Beispiel die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. Da weiterhin die Hafniumdioxidschicht 210 getrennt von der Zirkoniumsilikatschicht 203 oder der Zirkoniumoxidschicht 202 ausgebildet wird, kann die Hafniumdioxidschicht 210 wie vorgesehen und ohne Berücksichtigung einer Reaktion mit dem Siliziumsubstrat 208 ausgebildet werden. Da dementsprechend die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203 und der Hafniumdioxidschicht 210 die Ausführung einer geringen äquivalenten Oxiddicke (EOT) und eines geringen Leckstromes in dem dünnen Gate-Isolierfilm (dem ersten Gate-Isolierfilm 204A) ermöglicht, kann eine Erhöhung des Gate-Leckstromes verhindert werden, wenn die Multigate-Isolierfilmtechnologie angewendet wird, was die Ausbildung einer LSI-Schaltung mit geringem Stromverbrauch ermöglicht. Weiterhin kann mit dem ersten Gate-Isolierfilm 204A ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden, bei dem die Priorität auf die Erhöhung der Antriebsleistung gelegt wird, während mit dem zweiten Gate-Isolierfilm 204B ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgeführt werden kann, bei dem die Priorität auf die Senkung des Stromverbrauches gelegt wird. Infolgedessen kann eine LSI-Schaltung ausgeführt werden, bei der hohe Antriebsleistung und geringer Stromverbrauch miteinander kompatibel sind.
  • Darüber hinaus kann gemäß dem vierten Ausführungsbeispiel die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203, der Hafniumdioxidschicht 210 oder die Mehrschichtstruktur aus der Zirkoniumsilikatschicht 203, der Zirkoniumoxidschicht 202 und der Hafniumdioxidschicht 210 gut ausgebildet werden, um die gewünschte Dicke aufzuweisen. Dies ermöglicht die Auslegung eines ersten Gate-Isolierfilms 204A oder eines zweiten Gate-Isolierfilms 204B gemäß den Funktionen, die in einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) gefordert werden. Zum Beispiel wird die Auslegung eines Gate-Isolierfilms ermöglicht, der auf Kompatibilität zwischen hoher Antriebsleistung und geringem Stromverbrauch ausgerichtet ist.
  • Es ist zu beachten, dass die Zirkoniumsilikatschicht 203 und die Zirkoniumoxidschicht 202 vorzugsweise durch ein reaktives Sputterverfahren unter Verwendung eines Targets, das aus Zirkonium besteht, oder durch ein chemisches Aufdampfverfahren (CVD-Verfahren) unter Verwendung eines Zirkonium enthaltenden Quellengases ausgebildet werden. Danach wird sichergestellt, dass die Zirkoniumsilikatschicht 203 mit gleichmäßiger Dicke und einer Dielektrizitätskonstante, die größer ist als die von SiO2, ausgebildet werden kann und dass die Dicke der Zirkoniumoxidschicht 202 genau eingestellt werden kann, indem die Sputterbedingungen oder die Abscheidungsbedingungen gesteuert werden. In diesem Ausführungsbeispiel kann zum Beispiel ein standardmäßiges thermisches CVD-verfahren oder ein ALD-Verfahren als das chemische Aufdampfverfahren angewendet werden. Die Anwendung eines ALD-Verfahrens kann dazu dienen, die Steuerbarkeit und die Gleichmäßigkeit der Dicke der Zirkoniumsilikatschicht 203 zu verbessern. Selbstverständlich kann ein beliebiges anderes einen Film ausbildendes Verfahren, durch das eine hochqualitative Zirkoniumsilikatschicht 203 ausgebildet werden kann, anstelle des reaktiven Sputterverfahrens oder des chemischen Aufdampfverfahrens (CVD-Verfahrens) angewendet werden.
  • Es ist zu beachten, dass wenngleich die Zirkoniumsilikatschicht 203 als die Metallsilikatschicht, die als die untere Schicht des ersten oder des zweiten Gate-Isolierfilms 204A oder 204B wirkt, in dem vierten Ausführungsbeispiel verwendet wird, die vorliegende Erfindung nicht hierauf beschränkt ist. Die Metallsilikatschicht enthält vorzugsweise ein Metall, wie zum Beispiel Zr, Hf, Ti, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle. Danach wird sichergestellt, dass die Dielektrizitätskonstante der Metallsilikatschicht größer ist als die von SiO2.
  • Wenngleich weiterhin die Hafniumdioxidschicht 210 als die andere Metalloxidschicht, die als die obere Schicht des ersten oder des zweiten Gate-Isolierfilms 204A oder 204B in dem vierten Ausführungsbeispiel verwendet wird, ist die vorliegende Erfindung nicht darauf beschränkt. Die andere Metalloxidschicht enthält vorzugsweise ein Metall, wie zum Beispiel Zr, Hf, Ti, Al, Pr, Nd oder La, oder eine beliebige Legierung dieser Metalle. Es ist jedoch zu beachten, dass ein Metall, das in der Metallsilikatschicht, die als die untere Schicht des ersten oder des zweiten Gate-Isolierfilms 204A oder 204B dient, enthalten ist, vorzugsweise unterschiedlich von einem Metall ist, das in der anderen Metalloxidschicht enthalten ist.
  • Weiterhin wird ein Metall, das in der Metallsilikatschicht enthalten ist, die als die untere Schicht des ersten oder des zweiten Gate-Isolierfilms 204A oder 204B dient, vorzugsweise so ausgewählt, dass die Metallsilikatschicht an der Grenzfläche zu dem Substrat thermisch stabil ist und keine große Verspannung in dem Siliziumkristall verursacht, was zu einer Verschlechterung der Beweglichkeit in dem Siliziumkristall führen würde. Zusätzlich wird ein Metall, das in der anderen Metalloxidschicht enthalten ist, die als die obere Schicht des ersten und des zweiten Gate-Isolierfilms 2ß4A oder 204B dient, so ausgewählt, dass die Dielektrizitätskonstante der anderen Metalloxidschicht größer ist als die Dielektrizitätskonstante der Metalloxidschicht, die die gleiche Art von Metall enthält wie die Metallsilikatschicht.
  • Zusätzlich wird in dem vierten Ausführungsbeispiel ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den ersten Gate-Isolierfilm 204A enthält, als innerer Schaltkreis verwendet, wohingegen ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den zweiten Gate-Isolierfilm 204B enthält, in einem peripheren Schaltkreis verwendet wird. Dann ist es möglich, eine LSI-Schaltung mit einem inneren Schaltkreis mit hoher Antriebsleistung und geringem Stromverbrauch und mit einem peripheren Schaltkreis mit geringem Stromverbrauch auszuführen.
  • Weiterhin wird in dem vierten Ausführungsbeispiel ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der den ersten Gate-Isolierfilm 204A enthält, vorzugsweise in einem Logikabschnitt angewendet, wohingegen ein MOSFET, der den zweiten Gate-Isolierfilm 204B enthält, vorzugsweise in einem DRAM-Abschnitt verwendet wird. Danach ist es möglich, eine LSI-Schaltung mit einem Logikabschnitt mit hoher Antriebsleistung und geringem Stromverbrauch und mit einem DRAM-Abschnitt mit geringem Stromverbrauch auszuführen.

Claims (8)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: a) Ausbilden einer Siliziumoxidschicht auf einem Siliziumsubstrat (100); b) einen Schritt des Ausbildens einer Metalloxidschicht (102), die ein erstes Metall enthält, auf der Siliziumoxidschicht, so dass an der Grenzfläche zwischen der Metalloxidschicht (102) und der Siliziumoxidschicht eine Metallsilikatschicht (103) ausgebildet wird; c) Entfernen der Metalloxidschicht (102), um so einen Gate-Isolierfilm (104) auszubilden, der aus der Metallsilikatschicht (103) hergestellt ist; und d) Ausbilden einer Gate-Elektrode (105) auf dem Gate-Isolierfilm (104).
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das erste Metall Zr ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei Schritt c) des Weiteren umfasst: Ausbilden einer weiteren Metalloxidschicht (110), die ein zweites Metall enthält, das sich von dem ersten Metall unterscheidet, über dem Siliziumsubstrat (100), um so einen Gate-Isolierfilm (104) auszubilden, der aus der Metallsilikatschicht (103) und der weiteren Metalloxidschicht (110) hergestellt ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach den Ansprüchen 1 oder 3, dadurch gekennzeichnet, dass b) den Schritt e) des Ausbildens der Metallsilikatschicht (102) und der Metalloxidschicht (103) durch reaktives Sputtern einschließt, bei dem ein Target verwendet wird, das wenigstens das erste Metall enthält.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass Schritt b) den Schritt f) des Ausbildens der Me tallsilikatschicht (103) und der Metalloxidschicht (102) durch chemisches Aufdampfen einschließt, bei dem ein Quellengas verwendet wird, das wenigstens das erste Metall enthält.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt f) den Schritt des Ausbildens der Metalloxidschicht (102) in molekularen Schichten einschließt, die nacheinander durch gepulste Zufuhr des Quellengases abgeschieden werden.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass das erste Metall ein Metall aus der Gruppe von Metallen ist, die sich aus Hf, Zr, Ti, Ta, Al, Pr, Nd und La zusammensetzt, oder eine Legierung, die aus zwei oder mehr Metallen aus der Gruppe von Metallen besteht.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass das erste Metall Zr ist und das zweite Metall Hf ist.
DE60220230T 2001-04-02 2002-02-06 Herstellungsverfahren eines halbleiterbauelements Expired - Fee Related DE60220230T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001102908 2001-04-02
JP2001102908 2001-04-02
PCT/JP2002/000997 WO2002082554A1 (fr) 2001-04-02 2002-02-06 Dispositif a semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
DE60220230D1 DE60220230D1 (de) 2007-07-05
DE60220230T2 true DE60220230T2 (de) 2007-09-13

Family

ID=18956046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60220230T Expired - Fee Related DE60220230T2 (de) 2001-04-02 2002-02-06 Herstellungsverfahren eines halbleiterbauelements

Country Status (7)

Country Link
US (1) US6812101B2 (de)
EP (2) EP1300887B1 (de)
JP (1) JP3730962B2 (de)
KR (1) KR100500013B1 (de)
CN (1) CN1310336C (de)
DE (1) DE60220230T2 (de)
WO (1) WO2002082554A1 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7371633B2 (en) 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
WO2004084312A2 (en) * 2003-03-17 2004-09-30 Philips Intellectual Property & Standards Gmbh Semiconductor device with isolation layer
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
TWI258811B (en) * 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US20070023842A1 (en) * 2003-11-12 2007-02-01 Hyung-Suk Jung Semiconductor devices having different gate dielectric layers and methods of manufacturing the same
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
JP4546201B2 (ja) * 2004-03-17 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
JP4040602B2 (ja) * 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7229893B2 (en) * 2004-06-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device with a high-k gate dielectric
JP4792716B2 (ja) * 2004-07-06 2011-10-12 日本電気株式会社 半導体装置およびその製造方法
US7241686B2 (en) 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
TWI329135B (en) 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US8648403B2 (en) * 2006-04-21 2014-02-11 International Business Machines Corporation Dynamic memory cell structures
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
DE112007001814T5 (de) 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
EP2083441A1 (de) * 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Halbleiterbauelement und Herstellungsverfahren dafür
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR102315333B1 (ko) * 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
US9595593B2 (en) * 2015-06-29 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with interfacial layer and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135774A (ja) * 1997-07-24 1999-05-21 Texas Instr Inc <Ti> 高誘電率シリケート・ゲート誘電体
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP2000188400A (ja) * 1998-11-09 2000-07-04 Texas Instr Inc <Ti> 半導体デバイスを形成する方法
JP2000188338A (ja) * 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
JP2000307010A (ja) 1999-04-16 2000-11-02 Nec Corp 半導体集積回路装置およびその製造方法
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP2000340670A (ja) * 1999-05-26 2000-12-08 Sony Corp 絶縁膜及びその形成方法
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane

Also Published As

Publication number Publication date
EP1300887A4 (de) 2004-06-23
EP1300887A1 (de) 2003-04-09
CN1310336C (zh) 2007-04-11
EP1300887B1 (de) 2007-05-23
KR100500013B1 (ko) 2005-07-12
JPWO2002082554A1 (ja) 2004-07-29
WO2002082554A1 (fr) 2002-10-17
DE60220230D1 (de) 2007-07-05
CN1460297A (zh) 2003-12-03
US6812101B2 (en) 2004-11-02
US20030173586A1 (en) 2003-09-18
JP3730962B2 (ja) 2006-01-05
EP1677361A2 (de) 2006-07-05
KR20030011084A (ko) 2003-02-06

Similar Documents

Publication Publication Date Title
DE60220230T2 (de) Herstellungsverfahren eines halbleiterbauelements
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE102005014619B4 (de) Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE10240423B4 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE112011102606T5 (de) Transistor mit Metall-Ersatz-Gate-Zone und Verfahren zur Herstellung desselben
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE112013004226B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009046260A1 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen mit einer verbesserten Diffusionsbarriere
DE112004002155T5 (de) Verfahren zum Integrieren eines Gatedielektrikums mit großem ε in einem Transistorherstellungsprozess
DE102013205068A1 (de) Passivieren von Punktdefekten in Gatedielektrikumsschichten mit großer Dielektrizitätskonstante während der Gatestapelbildung
DE102004060443A1 (de) Halbleiterbauelement mit der Fähigkeit einer Threshold-Spannungsanpassung durch Anlegen einer externen Spannung
DE60030386T2 (de) Verfahren zur Herstellung Feldeffektanordnungen und Kapzitäten mit Dünnschichtdielektrisch und so hergestellte Anordnungen
DE102004004594A1 (de) Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP0856878B1 (de) Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einem Halbleiterbauelement
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8339 Ceased/non-payment of the annual fee