DE4337677A1 - Method for producing a MOS transistor - Google Patents
Method for producing a MOS transistorInfo
- Publication number
- DE4337677A1 DE4337677A1 DE19934337677 DE4337677A DE4337677A1 DE 4337677 A1 DE4337677 A1 DE 4337677A1 DE 19934337677 DE19934337677 DE 19934337677 DE 4337677 A DE4337677 A DE 4337677A DE 4337677 A1 DE4337677 A1 DE 4337677A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- gate
- oxide film
- rno
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000012298 atmosphere Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 238000005496 tempering Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 16
- 239000002800 charge carrier Substances 0.000 abstract description 14
- 238000007796 conventional method Methods 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract 2
- 230000007261 regionalization Effects 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000010405 reoxidation reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J19/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
- B01J19/08—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
- B01J19/12—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electromagnetic waves
- B01J19/122—Incoherent waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines MOS-Transistors, insbesondere betrifft sie Verbesserungen bei einem durch heiße Ladungsträger bedingten Effekt sowie eine Verfahrensverein fachung.The present invention relates to a method for producing a MOS transistor, in particular it concerns improvements in one effect caused by hot charge carriers as well as a process association fold.
In jüngster Zeit ist der durch heiße Ladungsträger bedingte Effekt bei MOS-Transistoren zu einem wichtigen Faktor geworden, da ein den MOS- Transistor beinhaltendes Bauteil in seinen Dimensionen verkleinert wird.The effect caused by hot charge carriers has recently been reduced MOS transistors have become an important factor because the MOS The transistor-containing component is reduced in its dimensions.
Bei der Bemühung, den durch heiße Ladungsträger bedingten Effekt im MOS-Transistor der Größe vom Sub-Halbmikron zu reduzieren, ist ein MOS-Transistor mit einer LDD-Struktur vorgeschlagen worden.In an effort to reduce the effect caused by hot charge carriers in the Reducing sub-half micron size MOS transistor is one MOS transistor with an LDD structure has been proposed.
Dieser bekannte MOS-Transistor wird nachstehend in Verbindung mit den darin auftretenden Problemen unter Bezugnahme auf die Zeichnungen und zunächst von Fig. 1, erläutert, um den Hintergrund der Erfindung besser zu verstehen. Gezeigt wird ein Fließschema eines herkömmlichen Verfahrens zur Herstellung eines MOS-Transistors mit einer LDD-Struk tur.This known MOS transistor is explained below in connection with the problems occurring therein with reference to the drawings and first of FIG. 1 in order to better understand the background of the invention. A flow diagram of a conventional method for producing a MOS transistor with an LDD structure is shown.
Zuerst wird in Stufe A ein Gate-Oxidfilm 13 über einem Halbleitersubstrat 11 gebildet, woraufhin ein Polysiliciumfilm über dem Gate-Oxidfilm 13 ab geschieden wird. Danach wird auf dem Polysiliciumfilm ein Photoätzver fahren angewandt, um ein Gate 15 zu bilden.First, in stage A, a gate oxide film 13 is formed over a semiconductor substrate 11 , whereupon a polysilicon film is deposited over the gate oxide film 13 . Thereafter, a photoetching process is applied to the polysilicon film to form a gate 15 .
Daraufhin wird in Stufe B der Polysiliciumfilm des Gates 15 während eines kurzen Zeitraums einer Reoxidationsbehandlung unterzogen, um einen Oxidfilm 17 zu bilden.Then, in step B, the polysilicon film of the gate 15 is subjected to reoxidation treatment for a short period of time to form an oxide film 17 .
Nachfolgend werden in Stufe C unter Verwendung des Gates als Maske n- Dotiermittel bzw. Dotiermittel vom n-Typ in das Substrat 11 implantiert, um Source/Drain-Bereiche 19 geringer Dichte auszubilden.Subsequently, in stage C, using the gate as a mask, n-type dopants or n-type dopants are implanted into the substrate 11 in order to form low-density source / drain regions 19 .
Schließlich wird in Stufe D ein Oxidfilm über der gesamten resultierenden Struktur abgeschieden und dann einer anisotropen Ätzung unterzogen, um Abstandsstücke 21 an den Seitenwänden des Gates 15 zu bilden. Da nach werden n-Dotiermittel in das Substrat 11 implantiert, um Sour ce/Drain-Bereiche 23 hoher Dichte zu bilden.Finally, in stage D, an oxide film is deposited over the entire resulting structure and then subjected to anisotropic etching to form spacers 21 on the side walls of the gate 15 . Then after n-type dopants are implanted in the substrate 11 to form high density source / drain regions 23 .
Bei der Herstellung des bekannten MOS-Transistors mit einer LDD-Struk tur wird der Polysiliciumfilm einer Photoätzung unterzogen, um das Gate 15 zu bilden, welches dann erneut während einer kurzen Zeit oxidiert wird, um den Oxidfilm 17 zu bilden, umso das Gate 15 zu bedecken. Diese Stu fen dienen dazu, den beschädigten Gate-Oxidfilm 13 wieder in den Aus gangszustand zu bringen, wodurch insgesamt die Produktionsausbeuten verbessert werden.In the manufacture of the known MOS transistor with an LDD structure, the polysilicon film is subjected to photoetching to form the gate 15 , which is then oxidized again for a short time to form the oxide film 17 so as to close the gate 15 cover. These Stu fen serve to bring the damaged gate oxide film 13 back to the initial state, whereby the overall production yields are improved.
Wie oben erwähnt, bedeckt der durch das Reoxidationsverfahren gebildete Oxidfilm 17 die gesamte Oberfläche des Gates 15, und die Anwendung ei ner anisotropen Ätzbehandlung resultiert in der Bildung der Abstands stücke 21, wodurch, wie in der Figur gezeigt, der Oxidfilm die Form von Seitenwänden beibehält.As mentioned above, the oxide film 17 formed by the reoxidation process covers the entire surface of the gate 15 , and the application of an anisotropic etching treatment results in the formation of the spacers 21 , whereby, as shown in the figure, the oxide film maintains the shape of side walls .
Der vorgenannte, herkömmliche LDD-MOS-Transistor besitzt einen reoxi dierten Film, welcher nicht nur als Isolationsfilm, sondern ebenso als Sei tenwände des Gates verwendet wird.The aforementioned, conventional LDD-MOS transistor has a reoxi dated film, which not only as an insulation film, but also as a film gate walls is used.
Bei einer LDD-Struktur sind die Teile, welche durch die heißen Träger bzw. Ladungsträger am schlimmsten beschädigt werden, die Bereiche der Ab standsstücke. Fig. 2 ist eine Schnittansicht des LDD-MOS-Transistors der Fig. 1, welche einen darin durch heiße Ladungsträger erzeugten Ef fekt zeigt. Wie in Fig. 2 gezeigt, wird ein Bereich 25, welcher durch die heißen Ladungsträger geschädigt ist, innerhalb der Bereiche der Ab standsstücke in großem Ausmaß gebildet. Als Ergebnis wird die Zuverläs sigkeit des Bauteils herabgesetzt.With an LDD structure, the parts that are most badly damaged by the hot carriers or load carriers are the areas of the spacers. Fig. 2 is a sectional view of the LDD-MOS transistor of Fig. 1, showing an effect generated therein by hot charge carriers. As shown in Fig. 2, an area 25 which is damaged by the hot carriers is largely formed within the areas of the spacers. As a result, the reliability of the component is reduced.
Um den durch heiße Ladungsträger bedingten Effekt zu verhindern, das heißt, das Auftreten des beschädigten Bereichs zu verhindern, wird in IEDM, 1991, Seiten 649-652, über ein Verfahren berichtet, bei welchem ein reoxidierter, nitridierter Oxidfilm (nachfolgend "RNO") für die Seiten wände anstelle des Oxidfilms eingesetzt wird.To prevent the effect caused by hot charge carriers, the means to prevent the occurrence of the damaged area is in IEDM, 1991, pages 649-652, reports a method in which a reoxidized, nitrided oxide film (hereinafter "RNO") for the sides walls is used instead of the oxide film.
Dieses Verfahren und der Mechanismus zur Verhinderung des durch hei ße Ladungsträger bedingten Effekts werden unter Bezugnahme auf Fig. 3 zum besseren Verständnis erläutert. Fig. 3 zeigt ein Fließschema eines bekannten Verfahrens zur Herstellung eines LDD-MOS-Transistors mit ei ner Seitenwand aus einem RNO-Film, um den durch heiße Ladungsträger bedingten Effekt zu verhindern.This method and the mechanism for preventing the effect due to hot charge carriers are explained with reference to FIG. 3 for a better understanding. Fig. 3 shows a flow diagram of a known method for producing an LDD-MOS transistor with egg ner side wall from an RNO film in order to prevent the effect caused by hot charge carriers.
In Stufe A werden ein Oxidfilm und ein Polysiliciumfilm der Reihe nach über einem Halbleitersubstrat 31 vom p-Typ abgeschieden. Diese zwei Fil me werden einer Musterbildung unterzogen, um einen Gate-Isolationsfilm 33 und ein Gate 35 zu bilden.In stage A, an oxide film and a polysilicon film are sequentially deposited over a p-type semiconductor substrate 31 . These two films are patterned to form a gate insulation film 33 and a gate 35 .
Die Stufe B wird durchgeführt, um einen RNO-Film 37 auszubilden. Hierzu wird die resultierende gemusterte Struktur einem Reoxidationsverfahren unterzogen. Fig. 5 zeigt die Reihenfolge des Reoxidationsverfahrens. Wie in Fig. 3 gezeigt, umfaßt die Reoxidation gemäß dem Stand der Technik die folgenden 3 Stufen: zuerst wird im Anschluß an die Bildung des Gates 35 die resultierende Struktur einer Temperung unter O₂-Atmosphäre un terzogen, um über der gesamten resultierenden Struktur einen Oxidfilm aufwachsen zu lassen; als zweites wird der Oxidfilm erneut einer Tempe rung unter NH₃-Atmosphäre unterzogen, um eine Nitridierung auf dem Oxidfilm durchzuführen; als letztes wird der resultierende nitridierte Oxidfilm einer weiteren Temperung unter O₂-Atmosphäre unterzogen, um einen RNO-Film zubilden. Der RNO-Film ist hauptsächlich aus SiO₂ gebil det, wobei Stickstoff in einer Menge von etwa 1 bis 10 Gew.-% in dem SiO₂ enthalten ist.Step B is performed to form an RNO film 37 . For this purpose, the resulting patterned structure is subjected to a reoxidation process. Fig. 5 shows the sequence of the Reoxidationsverfahrens. As shown in Fig. 3, the reoxidation according to the prior art comprises the following 3 stages: first, following the formation of the gate 35, the resulting structure is subjected to an annealing under an O₂ atmosphere to form an oxide film over the entire resulting structure to grow up; secondly, the oxide film is again subjected to a tempering under an NH₃ atmosphere in order to carry out nitriding on the oxide film; Finally, the resulting nitrided oxide film is subjected to a further tempering under an O₂ atmosphere in order to form an RNO film. The RNO film is mainly made of SiO₂, nitrogen being contained in an amount of about 1 to 10% by weight in the SiO₂.
Darauf werden in Stufe C unter Verwendung des Gates 35 als Maske Do tiermittel vom n-Typ in das Substrat implantiert, um Source/Drain-Berei che 39 geringer Dichte zu bilden. Then, in step C, n-type doping agents are implanted into the substrate using the gate 35 as a mask to form low-density source / drain regions 39 .
Als nächstes wird Stufe D durchgeführt, um die Bildung von Abstands stücken vorzunehmen. Hierzu wird ein Oxidfilm über der gesamten resul tierenden implantierten Struktur abgeschieden und dann einer anisotro pen Ätzbehandlung unterzogen, um Seitenwände 41 aus RNO-Film und Abstandsstücke 43 zu bilden. Der RNO-Film verbleibt ebenso an den Be reichen zwischen dem Substrat 31 und den Abstandsstücken 43 unter Ausbildung von Grenzflächen.Next, step D is carried out to form spacers. For this purpose, an oxide film is deposited over the entire resulting implanted structure and then subjected to an anisotropic etching treatment in order to form side walls 41 made of RNO film and spacers 43 . The RNO film also remains on the areas between the substrate 31 and the spacers 43 to form interfaces.
Schließlich werden in Stufe E unter Verwendung der Abstandsstücke 43 und des Gates 35 als Maske Dotiermittel vom n-Typ in das Substrat 31 im plantiert, um Source/Drain-Bereiche 45 hoher Dichte zu bilden.Finally, in step E, using the spacers 43 and the gate 35 as a mask, n-type dopants are implanted into the substrate 31 to form high density source / drain regions 45 .
Der LDD-MOS-Transistor gemäß Stand der Technik mit den Seitenwänden aus einem RNO-Film ist hinsichtlich des durch heiße Ladungsträger be dingten Effekts verbessert, da der RNO-Film zwischen dem Substrat 31 und den Abstandsstücken 43 angeordnet ist, was hinsichtlich der Verhin derung des Effekts dem herkömmlichen Oxidfilm gemäß Fig. 2 überlegen ist. Fig. 4 zeigt eine Schnittansicht des nach dem Verfahren der Fig. 3 hergestellten LDD-MOS-Transistors, welche einen darin durch heiße La dungsträger erzeugten Effekt veranschaulicht. Es ist zu erkennen, daß, wie in Fig. 4 gezeigt ein Bereich 47, welcher das Ergebnis eines durch den heißen Ladungsträgereffekt verursachten Schadens ist, wesentlich kleiner ist als beim herkömmlichen LDD-MOS-Transistor, welcher eine Grenzfläche aus einem Oxidfilm zwischen dem Substrat und den Ab standsstücken besitzt.The LDD-MOS transistor according to the prior art with the side walls made of an RNO film is improved in terms of the effect caused by hot charge carriers, since the RNO film is arranged between the substrate 31 and the spacers 43 , which in terms of prevention the effect is superior to the conventional oxide film shown in FIG. 2. Fig. 4 shows a sectional view of the LDD-MOS transistor produced by the method of FIG. 3, which illustrates an effect generated therein by hot charge carriers. It can be seen that, as shown in Fig. 4, an area 47 which is the result of damage caused by the hot charge effect is much smaller than that of the conventional LDD-MOS transistor which has an oxide film interface between the substrate and has the spacers.
Folglich ist der LDD-MOS-Transistor mit Seitenwänden und Grenzflächen aus einem RNO-Film hinsichtlich der Dauerhaftigkeit vorteilhaft, wo durch die Betriebseigenschaften verbessert und dessen Gebrauchsdauer verlängert werden.As a result, the LDD-MOS transistor has sidewalls and interfaces from an RNO film advantageous in terms of durability where improved by the operating characteristics and its service life be extended.
Nichtsdestoweniger ist das Verfahren des Standes der Technik zur Her stellung des LDD-MOS-Transistors mit Seitenwänden und Grenzflächen aus einem RNO-Film kompliziert, da es die Reoxidationsbehandlung mit drei Temperstufen erfordert. Weiterhin erfordert das bekannte Verfahren, daß die Verfahrensbedingungen, wie etwa Temperatur der Temperbehand lung, die Temperzeit und dergleichen in jeder Stufe optimal eingestellt sind, um einen zufriedenstellenden RNO-Film zu erhalten. Insbesondere ist, sofern nicht in jeder Stufe optimale Bedingungen eingestellt sind, ein Bauteil mit einem darin gebildeten RNO-Film hinsichtlich der Zuverlässig keit in größerem Ausmaß verschlechtert als ein herkömmliches Bauteil mit Seitenwänden aus einem Oxidfilm, wie in Fig. 1 gezeigt.Nonetheless, the prior art method of making the LDD-MOS transistor with sidewalls and interfaces from an RNO film is complicated because it requires three-stage reoxidation treatment. Furthermore, the known method requires that the process conditions such as the temperature of the annealing treatment, the annealing time and the like are optimally set in each stage in order to obtain a satisfactory RNO film. In particular, unless optimal conditions are set in each stage, a component with an RNO film formed therein is deteriorated in reliability to a greater extent than a conventional component with side walls made of an oxide film, as shown in FIG. 1.
Zur Lösung der oben genannten Probleme haben die vorliegenden Erfinder erkannt, daß ein Bedarf besteht nach einem einfacheren Verfahren zur Herstellung eines LDD-MOS-Transistors, welcher in der Lage ist, ein Bau teil mit großer Zuverlässigkeit vorzusehen.To solve the above problems, the present inventors have recognized that there is a need for a simpler method for Manufacture of an LDD-MOS transistor, which is able to build to provide part with great reliability.
Gemäß einem Aspekt der vorliegenden Erfindung wird daher ein Verfahren zur einfachen Herstellung eines LDD-MOS-Transistors vorgesehen.According to one aspect of the present invention, therefore, is a method provided for easy manufacture of an LDD-MOS transistor.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Her stellung eines LDD-MOS-Transistors vorgesehen, welcher in der Lage ist, den durch heiße Ladungsträger bedingten Effekt merklich zu verringern.According to a further aspect of the invention, a method for producing Position of an LDD-MOS transistor is provided, which is able to noticeably reduce the effect caused by hot charge carriers.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Her stellung eines LDD-MOS-Transistors vorgesehen, welcher die Betriebsei genschaften eines damit hergestellten Bauteils verbessert.According to a further aspect of the invention, a method for producing Position of an LDD-MOS transistor provided, which the operating egg properties of a component manufactured with it improved.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Her stellung eines LDD-MOS-Transistors vorgesehen, mit dem die erwartete Betriebslebensdauer eines damit hergestellten Bauteils verlängert wird.According to a further aspect of the invention, a method for producing Position of an LDD-MOS transistor provided with which the expected Operating life of a component manufactured with it is extended.
Zur Erreichung der obigen Ziele wird daher gemäß der Erfindung ein Ver
fahren zur Herstellung eines MOS-Transistors vorgesehen, umfassend die
Stufen:
Abscheiden eines Oxidfilms und eines Polysiliciumfilms auf einem ersten
leitenden Halbleitersubstrat;
Unterziehen des Oxidfilms und des Polysiliciumfilms einer Musterbildung
zur Bildung eines Gate-Isolationsfilms und eines Gates;
Unterziehen der resultierenden Struktur einer einstufigen Temperbe
handlung unter einer N₂O-Atmosphäre, um darauf überall einen RNO-
Film zu bilden;
Implantieren eines zweiten leitenden Dotiermittels in das Substrat, um
hochdichte Source/Drain-Bereiche zu bilden, wobei das Gate als Maske
verwendet wird;
Abscheiden eines Oxidfilms über der gesamten resultierenden Struktur;
Unterziehen des Oxidfilms einer anisotropen Ätzung, um RNO-Seitenwän
de und Abstandsstücke zu bilden;
Implantieren der zweiten leitenden Dotiermittel in das Substrat, um hoch
dichte Source/Drain-Bereiche zu bilden, wobei das Gate und die Ab
standsstücke als Maske verwendet werden.To achieve the above objectives, a method for producing a MOS transistor is therefore provided according to the invention, comprising the steps:
Depositing an oxide film and a polysilicon film on a first conductive semiconductor substrate;
Patterning the oxide film and the polysilicon film to form a gate insulation film and a gate;
Subjecting the resulting structure to a one-stage tempering treatment under an N₂O atmosphere to form an RNO film thereon;
Implanting a second conductive dopant into the substrate to form high density source / drain regions using the gate as a mask;
Depositing an oxide film over the entire resulting structure;
Anisotropically etching the oxide film to form RNO sidewalls and spacers;
Implanting the second conductive dopant into the substrate to form high density source / drain regions using the gate and spacers as a mask.
Die obigen und weiteren Ziele sowie Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung näher erläutert.The above and other objects and advantages of the present invention are explained in more detail using the following description.
Die beiliegenden Zeichnungen dienen zur Erläuterung der Erfindung. Hierbei zeigen:The accompanying drawings serve to explain the invention. Here show:
Fig. 1 ein Stufendiagramm eines herkömmlichen Verfahrens zur Her stellung eines LDD-MOS-Transistors mit Seitenwänden aus einem Oxid film; Fig. 1 is a step diagram of a conventional method for the manufacture of an LDD-MOS transistor with side walls made of an oxide film;
Fig. 2 eine Schnittansicht, welche einen durch heiße Ladungsträger be dingten Effekt in dem LDD-MOD-Transistor der Fig. 1 zeigt; Fig. 2 is a sectional view showing an effect caused by hot charge carriers in the LDD-MOD transistor of Fig. 1;
Fig. 3 ein Stufendiagramm eines herkömmlichen Verfahrens zur Her stellung eines LDD-MOS-Transistors mit Seitenwänden aus einem RNO- Film; Fig. 3 is a step diagram of a conventional process for the manufacture of a position LDD MOS transistor with side walls of a R no film;
Fig. 4 eine Schnittansicht, welche einen durch heiße Ladungsträger be dingten Effekt in dem LDD-MOS-Transistor der Fig. 3 zeigt; Fig. 4 is a sectional view showing an effect caused by hot charge carriers in the LDD-MOS transistor of Fig. 3;
Fig. 5 ein Blockdiagramm, welches die Stufen der Bildung des RNO- Films nach dem herkömmlichen Verfahren gemäß der Fig. 3 zeigt; und Fig. 5 is a block diagram showing the steps of forming the RNO film by the conventional method shown in Fig. 3; and
Fig. 6 ein Blockdiagramm, welches eine Stufe der Bildung des RNO- Films gemäß der vorliegenden Erfindung veranschaulicht. Fig. 6 is a block diagram of the present invention illustrating a stage of formation of the R no film.
Nachfolgend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert.Preferred embodiments of the invention are described below Reference to the drawings explained in more detail.
Das Verfahren zur Herstellung eines LDD-MOS-Transistors mit Seiten wänden aus einem RNO-Film gemäß der vorliegenden Erfindung ist ähn lich dem herkömmlichen Verfahren, mit der Ausnahme, daß zum Zwecke der Bildung von Seitenwänden aus einem RNO-Film darin nur eine einstu fige Temperbehandlung anstelle des herkömmlichen dreistufigen Reoxi dationsverfahren angewandt wird.The process of making an LDD MOS transistor with sides walls of an RNO film according to the present invention is similar Lich the conventional method, except that for the purpose the formation of side walls from an RNO film only one step cure tempering treatment instead of the conventional three-stage Reoxi dation procedure is applied.
Unter nochmaliger Bezugnahme auf Fig. 3 werden in Stufe A ein Oxidfilm und ein Polysiliciumfilm über einem Halbleitersubstrat 31 vom p-Typ der Reihe nach abgeschieden und dann einer Musterbildung unterzogen, zur Bildung eines Gate-Isolationsfilms 33 und eines Gates 35. Daraufhin wird in Stufe B ein RNO-Film 37 gebildet.Referring again to FIG. 3, an oxide film and a polysilicon film over a semiconductor substrate 31 of p-type are sequentially in step A is subjected to deposited and then subjected to patterning to form a gate insulating film 33 and a gate 35. An RNO film 37 is then formed in stage B.
Nachfolgend wird das erfindungsgemäße Merkmal im Vergleich zwischen dem erfindungsgemäßen Verfahren der Fig. 6 und dem herkömmlichen Verfahren der Fig. 5 näher erläutert. Fig. 6 zeigt die RNO-Filmbildungs stufe, welche wesentlich einfacher ist als die in Fig. 5 gezeigten Stufen. Wie in Fig. 5 gezeigt wird der RNO-Film durch dreimaliges Durchführen eines Temperverfahrens unter O₂-, NH₃- und O₂-Atmosphären gebildet. In anderen Worten wird der RNO-Film herkömmlicherweise über drei Stu fen gebildet.The feature according to the invention is explained in more detail below in comparison between the inventive method of FIG. 6 and the conventional method of FIG. 5. Fig. 6 shows the RNO film formation stage, which is much easier than the stages shown in Fig. 5. As shown in Fig. 5, the RNO film is formed by performing an annealing process three times under O₂, NH₃ and O₂ atmospheres. In other words, the RNO film is conventionally formed over three stages.
Dahingegen kann gemäß der vorliegenden Erfindung, wie in Fig. 6 ge zeigt, der RNO-Film durch eine Stufe gebildet werden. Das Reoxidations verfahren wird unter einer N₂O-Atmosphäre durchgeführt. Hierbei wird im Falle der Anwendung eines raschen Thermoverfahrens (nachfolgend "RTP") zur Bildung des RNO-Films die Temperbehandlung während eini gen Sekunden bis einige Minuten bei einem Temperaturbereich von etwa 850 bis 1100°C durchgeführt, wohingegen im Falle der Bildung des RNO- Films in einem Ofen die Temperbehandlung während einigen bis einige zehn Minuten beim gleichen Temperaturbereich durchgeführt wird.On the other hand, according to the present invention, as shown in FIG. 6, the RNO film can be formed by one step. The reoxidation process is carried out under an N₂O atmosphere. Here, if a rapid thermal process (hereinafter "RTP") is used to form the RNO film, the heat treatment is carried out for a few seconds to a few minutes at a temperature range of about 850 to 1100 ° C., whereas if the RNO film is formed, In an oven, the heat treatment is carried out for a few to a few tens of minutes at the same temperature range.
Unter erneuter Bezugnahme auf Fig. 3 werden in Stufe C unter Verwen dung des Gates 35 als Maske Dotiermittel vom n-Typ in das Substrat im plantiert, um Source/Drain-Bereiche 39 geringer Dichte zu bilden.Referring back to FIG. 3, in step C, using the gate 35 as a mask, n-type dopants are implanted into the substrate to form low density source / drain regions 39 .
Danach wird in Stufe D ein Oxidfilm über der gesamten resultierenden Im plantierten Struktur abgeschieden und dann einer anisotropen Ätzbe handlung unterzogen, um so Seitenwände 41 aus RNO-Film und Ab standsstücke 43 zu bilden. Der RNO-Film verbleibt ebenso an den Berei chen zwischen dem Substrat 31 und den Abstandsstücken 43 unter Aus bildung von Grenzflächen.Then, in stage D, an oxide film is deposited over the entire resulting im planted structure and then subjected to an anisotropic etching treatment so as to form side walls 41 made of RNO film and spacers 43 . The RNO film also remains on the areas between the substrate 31 and the spacers 43 , forming interfaces.
Schließlich werden in Stufe E unter Verwendung der Abstandsstücke 43 und des Gates 35 als Maske Dotiermittel vom n-Typ in das Substrat 31 im plantiert, um so Source/Drain-Bereiche 45 hoher Dichte zu bilden.Finally, in step E, using the spacers 43 and the gate 35 as a mask, n-type dopants are implanted into the substrate 31 so as to form high density source / drain regions 45 .
Wie vorangehend erläutert, ist das erfindungsgemäße Verfahren hinsicht lich der Einstellung optimaler Bedingungen vorteilhaft, da das Reoxida tionsverfahren auf einmal durchgeführt wird, während es beim herkömm lichen Verfahren zur Herstellung eines LDD-MOS-Transistors schwierig ist, die Bedingungen optimal einzustellen, da das herkömmliche Reoxida tionsverfahren zur Bildung des RNO-Films unter verschiedenen Atmo sphären durchgeführt wird.As explained above, the method according to the invention is relevant Lich setting optimal conditions advantageous because the Reoxida tion process is carried out at once, while it is conventional Lichen process for the manufacture of an LDD-MOS transistor difficult is to adjust the conditions optimally, since the conventional Reoxida tion process for forming the RNO film under different atmospheres spheres is performed.
Daher ist das erfindungsgemäße Verfahren im Vergleich zum herkömmli chen Verfahren vereinfacht und somit wirtschaftlich. Weiterhin stellt das erfindungsgemäß vereinfachte Verfahren sicher, daß ein aus dem RNO- Film hergestelltes Bauteil hinsichtlich des durch heiße Ladungsträger be dingten Effekts verringert ist. Weiterhin werden gemäß dem erfindungsge mäßen Verfahren die Betriebseigenschaften eines Bauteils merklich ver bessert. Somit ermöglicht es das erfindungsgemäße Verfahren, daß das Bauteil größere Zuverlässigkeit aufweist.Therefore, the method according to the invention is compared to conventional Chen procedures simplified and therefore economical. Furthermore, that represents simplified methods according to the invention ensure that a RNO Film-made component in terms of be by hot charge carriers related effect is reduced. Furthermore, according to the fiction method noticeably verifies the operating properties of a component improves. Thus, the method according to the invention enables the Component has greater reliability.
Claims (3)
Abscheiden eines Oxidfilms und eines Polysiliciumfilms auf einem ersten leitenden Halbleitersubstrat;
Unterziehen des Oxidfilms und des Polysiliciumfilms einer Musterbildung zur Bildung eines Gate-Isolationsfilms und eines Gates;
Unterziehen der resultierenden Struktur einer einstufigen Temperbe handlung unter einer N₂O-Atmosphäre, um darauf überall einen RNO- Film zu bilden;
Implantieren eines zweiten leitenden Dotiermittels in das Substrat, um hochdichte Source/Drain-Bereiche zu bilden, wobei das Gate als Maske verwendet wird;
Abscheiden eines Oxidfilms über der gesamten resultierenden Struktur;
Unterziehen des Oxidfilms einer anisotropen Ätzung, um RNO-Seitenwän de und Abstandsstücke zu bilden;
Implantieren der zweiten leitenden Dotiermittel in das Substrat, um hoch dichte Source/Drain-Bereiche zu bilden, wobei das Gate und die Ab standsstücke als Maske verwendet werden.1. A method of manufacturing a MOS transistor comprising the steps:
Depositing an oxide film and a polysilicon film on a first conductive semiconductor substrate;
Patterning the oxide film and the polysilicon film to form a gate insulation film and a gate;
Subjecting the resulting structure to a one-stage tempering treatment under an N₂O atmosphere to form an RNO film thereon;
Implanting a second conductive dopant into the substrate to form high density source / drain regions using the gate as a mask;
Depositing an oxide film over the entire resulting structure;
Anisotropically etching the oxide film to form RNO sidewalls and spacers;
Implanting the second conductive dopant into the substrate to form high density source / drain regions using the gate and spacers as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934337677 DE4337677C2 (en) | 1993-11-04 | 1993-11-04 | Method of manufacturing a MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934337677 DE4337677C2 (en) | 1993-11-04 | 1993-11-04 | Method of manufacturing a MOS transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4337677A1 true DE4337677A1 (en) | 1995-05-11 |
| DE4337677C2 DE4337677C2 (en) | 1996-05-23 |
Family
ID=6501808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19934337677 Expired - Fee Related DE4337677C2 (en) | 1993-11-04 | 1993-11-04 | Method of manufacturing a MOS transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4337677C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827769A (en) * | 1996-11-20 | 1998-10-27 | Intel Corporation | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode |
-
1993
- 1993-11-04 DE DE19934337677 patent/DE4337677C2/en not_active Expired - Fee Related
Non-Patent Citations (4)
| Title |
|---|
| et.al.: A new LDD Structure: Total Overlap with Polysilicon Spacer (TOPS). In: IEEE Electron Device Letters, May 1990, Vol.11, No.5, S.221-223 * |
| et.al.: Limitations of LDD Types of Structures in Deep-Submicrometer MOS Technology. In: IEEE Electron Device Letters, Nov.1990,Vol.11,No.11, S.517-519 * |
| MOON, J.E. * |
| TASCH, Alf * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827769A (en) * | 1996-11-20 | 1998-10-27 | Intel Corporation | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4337677C2 (en) | 1996-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3119886C2 (en) | ||
| DE2524263C2 (en) | Method of fabricating a complementary insulated gate field effect transistor arrangement | |
| DE19610907B4 (en) | Ferroelectric semiconductor memory device and method for its production | |
| DE102004024603B4 (en) | A method of manufacturing a semiconductor device having oxide film layers of different thicknesses | |
| DE4109184C2 (en) | Method for forming a field oxide layer of a semiconductor device | |
| DE19531629C1 (en) | Method of manufacturing an EEPROM semiconductor structure | |
| DE2541548A1 (en) | INSULATING LAYER FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING IT | |
| DE10214066A1 (en) | Semiconductor element with a retrograde doping profile in a channel region and a method for producing the same | |
| DE2704626A1 (en) | PROCESS FOR THE FORMATION OF A CONNECTION ZONE IN A SILICON SUBSTRATE IN THE PRODUCTION OF N-CHANNEL SILICON GATE COMPONENTS IN INTEGRATED MOS TECHNOLOGY | |
| EP0032550A1 (en) | Method for producing a vertical bipolar PNP transistor structure | |
| DE2512373B2 (en) | Insulating gate field effect transistor with a deep depletion zone | |
| DE19605633A1 (en) | Diode mfr. by inclined etching and double diffusion | |
| DE2539073B2 (en) | Field effect transistor with insulated gate electrode and process for its manufacture | |
| DE2133184A1 (en) | Method for manufacturing semiconductor components | |
| DE2128884A1 (en) | Method for manufacturing semiconductor components | |
| DE2447354A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| DE2645014C3 (en) | Process for the production of an integrated MOS circuit structure with double layers of polycrystalline silicon on a silicon substrate | |
| DE2448478A1 (en) | PROCESS FOR MANUFACTURING PN SEMICONDUCTOR TRANSITIONS | |
| DE2617293B2 (en) | Method for manufacturing a semiconductor component | |
| DE19839079A1 (en) | Semiconductor device insulating layer structure especially a gate insulation structure for a dual-gate MOSFET | |
| DE2611559C3 (en) | Process for the production of semiconductor structures | |
| DE4337677C2 (en) | Method of manufacturing a MOS transistor | |
| DE2839933A1 (en) | INTEGRATED CIRCUIT WITH INSULATING SUBSTRATE | |
| DE2703618C2 (en) | Process for the production of a semiconductor integrated circuit | |
| DE69727071T2 (en) | SHORT-CHANNEL FLAHEEPROM MEMORY ARRANGEMENT WITH DOUBLE-DIFFUSED SOURCE AND METHOD FOR PRODUCING THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8339 | Ceased/non-payment of the annual fee |