DE2928923A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE2928923A1 DE2928923A1 DE19792928923 DE2928923A DE2928923A1 DE 2928923 A1 DE2928923 A1 DE 2928923A1 DE 19792928923 DE19792928923 DE 19792928923 DE 2928923 A DE2928923 A DE 2928923A DE 2928923 A1 DE2928923 A1 DE 2928923A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- implanted
- substrate
- ion
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 239000000758 substrate Substances 0.000 claims description 129
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 106
- 238000005530 etching Methods 0.000 claims description 82
- 238000009413 insulation Methods 0.000 claims description 77
- 239000012535 impurity Substances 0.000 claims description 67
- 150000002500 ions Chemical class 0.000 claims description 52
- 238000004519 manufacturing process Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000011109 contamination Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 241000220317 Rosa Species 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 14
- 238000000926 separation method Methods 0.000 claims 3
- 241000047703 Nonion Species 0.000 claims 2
- 230000035876 healing Effects 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 22
- 229910052796 boron Inorganic materials 0.000 description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- -1 boron ions Chemical class 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Description
Π 954 -23. XT
PATENTANWALT DIPL.- ING. ULRICH KINKELIN 7032 Sindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/86501
Telex 7265509 rose d
13. Juli 1979
NIPPON TELEGRAPHAND TELEPHONE PUBLIC CORPORATION
1-6, Uchisaiwaicho 1-chome, Chiyoda-ku, Tokyo /Japan
HALBLEITERVORRICHTUNG
Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung
gemäß den Patentansprüchen.
Gemäß weiteren Ausgestaltungen der Erfindung betrifft sie einen bipolaren Transistor, einen
Sperrschicht-FeIdeffeki^Transistor und Verfahren zu deren Herstellung.
Bei der Herstellung von ICs auf Halbleiterbasis besteht das Bedürfnis, die Dichte der ICs
zu vergrößern, ihre Eigenschaften zu verbessern und die HersteIIungsschritte zu vereinfachen.
Um zu diesem Ziel zu gelangen, hat man versucht, auf unterschiedliche Weise die Kombinationen
einer polycristallinen Halbleiterschicht und eines Halbleitersubstrats oder solcher
Isolationsfilme wie SiO« und Si_N . - Filme, die auf dem Halbleitersubstrat gebildet
werden, zu verändern. Jede dieser Kombinationen ist Jedoch nicht perfekt. Lange Jahre
hat man danach getrachtet, Halbleitervorrichtungen und Verfahren zu ihrer Herstellung zu
entwickeln, mit denen man in der Lage ist, die Dichte, die Eigenschaften und die Einfachkeit
des Herstellungsverfahrens zu verbessern.
909886/0734
11 954 yf
Zum besseren Verständnis der Erfindung wird nachfolgend eine bestimmte bekannte Technik
beschrieben. Es sei z. B. der Fall betrachtet, bei dem ein Isolaticinsfilm aus beispielsweise
SiO„ auf einem Siliziumsubstrat gebildet wird und eine eine polycristalline Siliziumschicht
umfassende Verdrahtungsschicht auf dem Isolationsfilm gebildet wird, oder eine Elektrode
eines Transistors auf dem Substrat gebildet wird. Ein bekanntes Verfahren umfaßt Schritte,
gemäß denen eine polycristalline Siliziumschicht auf dem Isolationsfilm gebildet wird,
ein Fotolack auf der polycristallinen Siliziumschicht niedergeschlagen wird und dann unnötige
Teilbereiche der polycristallinen Siliziumschicht chemisch weggeätzt werden, indem
man den Fotolack verwendet. Falls man polycristalline}Silizium verwendet, das mit Bor
21 3
dotiert ist und eine Dichte von etwa 10 Atome/cm hat, dann ist ein Ätzmittel aus
HF: HNO3: H2O = 1 : 20 : 20 geeignet. Bei diesem Verfahren wird jedoch der Abstand
zwischen den benachbarten Verdrahtungsschichten oder Elektroden und dem Substrat durch
denjenigen minimalen Spalt bestimmt, der die Bildung eines Fotolackmusters gestartet.
Dieser minimale Spalt ist im allgemeinen in der Größe von 3 Mikron. Wenn man einen
Transistor mit diesem Verfahren herstellt, dann ist nicht nur der Basiswiderstand relativ
groß. Vielmehr ist auch die parasitäre Kollektor-Basis-Kapazität groß. Wenn man die
polycristalline Siliziumschicht nur durch chemisches Ätzen behandelt, dann würden diejenigen
Teilbereiche der polycristallinen Siliziumschicht weggeätzt (Flankenärzung), die
unter dem Fotolack liegen und die erhalten bleiben sollten, damit man eine Verdrahtungsschicht oder eine Elektrode bilden kann. Dies hat zum Ergebnis, daß der Abstand zwischen
benachbarten Verdrahtungsschichten größer als erwartet wird. Wegen desEffekts der FJai«-
kenätzung erhält man eine Querschnittsgestalt von der Mesa-Form, die eine wesentlich
kleinere Fläche als erwartet hat, wodurch man die Strom kapazität der Verdrahtungsschicht begrenzt.
909886/0734
11 954 38
-as -
Gemäß einem anderen bekannten Verfahren wird bei der polykristallinen Siliziumschicht
der Oxidfilm mit Plasma weggeätzt, indem man ein Fotolackmuster auf der polycristallinen
Siliziumschicht aufbringt, wie dies in J. Electrochem. Soc: "Solid-State Sience and
Technology", Mai 1978, Band 125, Nr. 5, Seite 827-828 beschrieben ist. Bei diesem
Verfahren wird die polycristalline Siliziumschicht bearbeitet, so daß sie die erwünschte
Maskenkonfiguration hat. Dies bedeutet, daß man die Querschnittskonfiguration des Verdrahtungsmusters
rechteckig auslegt, wie dies durch das Fotolackmuster bestimmt ist. Ähnlich wie beim chemischen Ätzen wird der Abstand der benachbarten Verdrahtungsschichten
jedoch durch die Arbeitsgenauigkeit mit dem Fotolack bestimmt, so daß der minimalste Spalt
in der Gegend von etwa 3 Mikron ist.. Da jedoch die Kanten der Verdrahtungsschicht scharf
sind, besteht die Gefahr, daß die Schicht bricht oder daß die Drähte durch die scharfen
Kanten brechen. Der Basiswiderstand und die parasitäre Kollektor-Basiskapazität sind ebenfalls
so hoch wie im Falle des chemischen Ätzens.
Ein anderes bekanntes Verfahren umfaßt Schritte zur Herstellung einer Schicht aus einem
Material, das eine kleinere Oxidationsgeschwindigkeit hat wie das polycristalline Silizium,
z. B. Si-N. und das ein bestimmtes Muster auf einer polycristallinen Siliziumschicht
auf einem Oxidfilm hat. Die polycristalline Siliziumschicht wird selektiv wärmeoxidiert
, so daß ein isolierter Bereich einer polycristallinen Siliziumschicht entsteht,
die die Verdrahtungsschicht oder eine Elektrode ist. Dieses Verfahren ist in der US-PS
4 074 304 z. B. beschrieben. Dieses Verfahren bringt jedoch die gleichen Probleme mit
sich wie das zuerst beschriebene Verfahren.
Bei einem anderen bekannten Verfahren wird ein Isolationsfilm selektiv auf einer
909886/0734
poiycristallinen Siliziumschicht gebildet, die auf einem Oxidfilm gebildet ist. Es wird
eine Verunreinigung wie Bor in einen Teilbereich der poiycristallinen Siliziumschicht
hineindiffundiert, die nicht von dem Isolationsfilm abgedeckt ist. Der auf der poiycristallinen
Siliziumschicht gebildete Isolationsfilm wird selektiv entfernt und danach der Teilbereich des poiycristallinen Siliziums, der nicht die Verunreinigung enthält. Man verwendet
dabei die Unterschiede in der Atzgeschwindigkeit zwischen denjenigen Teilbereichen,
die keine Verunreinigung enthalten und solchen die eine enthalten, indem man Atzmittel vom KOH-Typ verwendet. Dies Verfahren ist z. B. in der GB-PS
1417 170 beschrieben.
Da die Verunreinigung bei diesem Verfahren selektiv in den Teilbereich der poiycristallinen
Schicht durch Wärme hineindiffundiert, der unter einem selektiv angeordneten Isolationsfilm liegt, ist es möglich, eine Verdrahtungsschicht zu bilden, in die die Verunreinigung
diffundiert ist, und zwar in einem kleineren Abstand (z.B. mit einem Abstand von weniger
als 2 Mikron ) als dies die verschiedenen oben erwähnten Verfahren erlauben . Die Verdrahtungsschicht
hat überhängende Kanten, die in Richtung auf die benachbarten Verdrahtungsschichten ragen. Dementsprechend wird die Querschnittsfläche der Verdrahtungsschicht größer, aber die scharfen Kanten beschädigen eine Isolationsschicht oder eine
Verdrahtungsschicht, die hierauf gebildet wird.
Wenn ein Transistor nach einem der bekannten Verfahren hergestellt wird, muß man zumindest
vier Foto-Atzsch ritte verwenden, um eine Basisdiffusionsöffnung zu bilden, um
ein Emitter-Diffusionsfenster zu bilden, an Basiselektroden Anschlußdraht zu bilden und
ein Elektroden-Herstellungsfenster zu bilden. Es ist notwendig, unterschiedliche Foto-
909886/0734
Π 954 2f
maskenmuster zu verwenden, damit man die Kontur der die jeweiligen Aufgaben übernehmenden
Gebiete bestimmen kann. Um einen Transistor hoher Dichte und bester Eigenschaften
zu erzeugen, ist es deshalb notwendig, die jeweiligen Foto-Ätzstellungen zu
justieren und mit einem hohen Grad an Genauigkeit zu arbeiten. Hierdurch leidet das
Ergebnis und es wird schwierig, extrem feine Transistoren herzustellen.
Um diese Probleme zu lösen, haben wir bereits ein Verfahren angegeben, das in unserer
eingereichten US-Patentanmeldung 898 074 vom 20. April 1978 beschrieben ist.
Wenn man jedoch bei dieser Konstruktion die Emitter-Elektrode bildet, wobei eine polycristalline
Siliziumschicht unter der Emitter-Elektrode zwecks Stabilisierung der Elektrode
für eine dünne Emitter-Sperrschicht angeordnet ist, muß man dafür sorgen, daß die polycristalline
Siliziumschicht den Emitterbereich vollständig abdeckt, so daß es notwendig ist,
die periphere Abmessung des Emitterbereichs zu vergrößern, weil man ja das Justierspiel
berücksichtigen muß. Dies verhindert die Herstellung extrem feiner Transistoren.
Außerdem ist es bei diesem Aufbau notwendig, die Lage der Emitter/Basis-Sperrschicht
in einem Teilbereich zu bestimmen, der in Kontakt mit dem Isolationsfilm kleiner Dicke
ist und der dazu dient, die Basiselektrode von der Emitter-Elektrode zu isolieren, so daß
die Lage der Sperrschichtseite der Emitter-Elektrode bestimmt wird gemäß der Relation
zwischen der Tiefe des Basiskontaktbereichs und der Emittertiefe. Dies bestimmt das
Isolationsverhalten zwischen der Emitter- und Basis-Elektrode. Da die Durchbruchsspannung
durch die seitliche Dispersion bestimmt ist, sind die elektrischen Eigenschaften des sich
ergebenden Transistors nicht immer gleichmäßig. Bei dieser Konstruktion umfaßt die
909886/0734
Seitenwand der Emitter-Elektroden eine p-n-Sperrschicht zwischen Bereichen, die
eine hohe Verunreinigungskonzehtration haben. Dadurch wird die parasitäre Kapazität
erhöht und f_ vermindert. Bei diesem Aufbau wird die Emitter-Elektrode als vierte Schicht
im Hinblick auf das Substrat gebildet. Dies kompliziert die Herstellungsschritte einer
solchen vielschichtigen Konstruktion und macht es unmöglich, integrierte Schaltungen
hoher Dichte zu erzielen.
Aufgabe der Erfindung ist es, eine Halbleitervorrichtung und ein Verfahren zu deren
Herstellung zu schaffen, die die oben erwähnten Nachteile vermeiden.
Diese Aufgabe wird gemäß den Patentansprüchen gelöst.
Durch die Erfindung erhält man äußerst schnelle Transistoren mit gleichmäßigen Eigenschaften.
Indem man eine selbstjustierende Technik verwendet, kann man die Anzahl
der hochgenauen Fotomasken extrem klein halten. Man kann extrem feine Transistoren
herstellen, ohne auf das Problem der Justierung Rücksicht nehmen zu müssen, und wenn
man die Basisbereiche ätzt, dann hat man eine hohe Arbeitsgenauigkeit. Die Halbleitervorrichtung
ist flach, wodurch man die Dichte der integrierten Schaltungen erhöht . Die parasitären Kapazitäten und der Widerstandswert gehen herunter und damit steigt
die Arbeitsgeschwindigkeit und der Leistungsverbrauch sinkt.
909886/0734
Die Erfindung wird nunmehr anhand bevorzugter Ausführungsbeispiele beschrieben.
In der Zeichnung zeigen:
Fig. 1 einen Querschnitt durch einen Grundaufbau einer Halbleitervorrichtung
nach der Erfindung,
Fig. 2A
bis 2K Schnittansichten aufeinanderfolgender Herstellungsschritte zur Herstellung
der Halbleitervorrichtung nach Figur 1 gemäß einem Ausführungsbeispiei
des erfindungsgemäßen Verfahrens,
Fig. 3A
u. 3B modifizierte Schritte von Figur 2,
Fig. 4A
bis 4M Schnittansichten aufeinanderfolgender Schritte zur Herstellung eines
bipolaren Transistors gemäß dem erfindungsgemäßen Verfahren,
Fig.5A
u. 5ß modifizierte Schritte der Figur 4,
Fig. 6 eine Schnittansicht einer Modifikation der Schritte von Fig. 4,
Fig. 7A
u. 7B Schnittansichten modifizierter Schritte von Fig. 4,
Fig. 8A
bis 8F Schnittansichten eines anderen Ausführungsbeispiels des Herstellungsverfahrens
zur Herstellung eines bipolaren Transistors nach der Erfindung,
Fig. 9 eine Schnittansicht der gesamten Konstruktion eines bipolaren Transistors,
der gemäß dem Verfahren nach Fig. 8A bis 8R hergestellt wurde,
Fig. 1OA
bis IOC Schnittansichfen mit modifizierten Schritten des erfindungsgemäßen
Verfahrens nach Fig. 8A bis 8 R in der Anwendung auf die Herstellung eines Flächentransistors und
Fig. HA
u. 1IB modifizierte Schritte des Verfahrens nach den Fig. 8A - 8 R.
909886/0734
Die Halbleitervorrichtung nach Fig. 1 umfaßt ein Siliziumhalbleiter-Subtrat 11, einen
durch Hitze erzeugten Oxidfilm 12 ( SiO-) mit einer Dicke von etwa 0,6 Mikron, der
auf dem Substrat 11 aufgebaut wurde und polycristalline Siliziumschichten 13 , 14 und
15 , die mit Bor dotiert sind und über dem Film 12 liegen. Die Oberflächen der Siliziumschichten 13, 14 und 15 und die exponierte Oberfläche des Substrats 11 sind durch einen
Oxidfilm 16 abgedeckt.
Es sei insbesondere daraufhingewiesen, daß die gegenüberliegenden Randbereiche 14a
und 14b der Siliziumschicht 14 einer allmählich übergehenden Kurve folgen und daß
diese Randbereiche 14a , 14b durch einen flachen Mittenbereich 14c miteinander verbunden
sind. Die rechts liegende Siliziumschicht 15 hat einen ähnlichen Verlauf des Randbereichs,
während die links liegende Siliziumschicht 13 den üblichen Randverlauf vom
Mesa-Typ hat.
Durch eine solche konvexe Rand be reichform ist es möglich, die Stromkapazität größer zu
machen als bei derjenigen nach dem Mesa-Aufbau, wenn die Siliziumschicht 14 als
Verdrahtungsschicht oder als diffundierte Schicht verwendet wird. Genauer gesagt ist bei
einer solchen Randbereichgesfalt nach der Erfindung die Querschnittsfläche des Randbereichs
um 200 % gegen derjenigen vergrößert, wie sie der Randbereich vom Mesa-Typ hat.
Zusätzlich zur oben erwähnten Vergrößerung der Stromkapazität kann die Randbereichsgestalt
nach der Erfindung die Längsdimension der jeweiligen polycristal linen Schichten
verglichen mit einer Randbereichsgesfalt nach dem Mesa-Typ verkleinern ohne andere
Dimensionen zu verändern, mit dem Ergebnis, daß man die Dichte der Bauteilelemente
909886/0734
11 954 ^
oder der integrierten Schaltungen auf einem Substrat vergrößern kann.
Figur 2A bis 2K zeigt die aufeinanderfolgenden Schritte der Halbleitervorrichtung
nach Fig. 1. Zuerst wird ein Siliziumsubstrat 20 vom N- oder P-Typ gemäß Fig. 2A
präpariert und ein Hitze-Ox idfilm 21 ( SiO0) mit einer Dicke von 0,6 Mikron wird auf
dem Siliziumsubstrat 20 hergestellt. Dann wird eine nichtdotierte polycristalline Siliziumschicht
22 auf dem Oxidfilm 21 z.B. mit der CVD-Technik hergestellt, so daß er eine
Dicke von 0,4 bis 0,5 Mikron hat. Dann wird ein SLN, -Film 24 mit einer Dicke von
0,12 Mikron auf der Siliziumschicht 22 gebildet und dann wird ein SiO0 -Film 25 mit
einer Dicke von 0,5 bis 0,6 Mikron auf dem Film 24 gebildet. Dieser Zustand ist in
der Fig. 2B gezeigt.
Dann wird auf dem Film 25 ein bekannter, nicht gezeigter Fotolack aufgebracht, der durch
eine Lichtmaske hindurch belichtet und dann geätzt wird. Dann wird der SiO0TFiIm 25
mit einer Ätzlösung geätzt, die Fluorwasserstoffsäure enthält, wobei man den übriggebliebenen
Fotolack als Maske benutzt. Danach wird der SLN ,- Film 24 mit heißer
Phosphorsäure geätzt. Das Ätzen des SiO0- Films 25 kann durch trockenes Ätzen geschehen.
Dieser Zustand ist in Fig. 2C gezegt, in der 25a bis 25c und 24a bis 24c
SiOo-Bereiche bzw. Si0N .-Bereiche zeigt, die nach dem Ätzschritt übrig bleiben.
Die Ränder dieser Bereiche laufen im wesentlichen senkrecht.
Durch lonenimplantations-Technik mit einer Dosis von etwa 1 χ 10 - 10 Atom/cm
wird dann in die gesamte Oberfläche des Substrats Bor injiziert. Die Ionenimplantation
909886/0734
11 0^4 <
kann ein-oder mehrmal mit einer Implantationsenergie von 20 bis 150 keV durchgeführt
werden, mit dem Ergebnis, daß sich Bor der beschriebenen Dosis in einer Tiefe von 0,2
bis 0,4 Mikron ausbreitet. Die in das polycristalline Silizium implantierten Borionen
kollidieren mit dem polycristallinen Silizium, so daß ionenimplantierten Bereiche 22a,
22b, und 22c und 22d in der polycristallinen Siliziumschicht 22 angrenzen an nichtimplantierte
Bereiche 22c, 22f und 22g. Natürlich sind die Zwischenbereiche.zwischen
den ionenimplantierten Bereiche 22a bis 22d und den nichtionenimplantierten Bereichen
22e bis 22g durch die Ränder des Si,- NL- Filmes 24 definiert, der zum Zeitpunkt der
Ionenimplantation als eine Maske verwendet wurde. Nach der Ionenimplantation wird
der Aufbau für 15 bis 20 Minuten auf 800 C gebracht, um die Kristal Ischöden zu beheben,
die durch die Ionenimplantation verursacht wurden. Auf diese Weise werden ionenimplantierte
Bereiche oder elektroleitende Bereiche 22a bis 22d hergestellt.
Daraufhin werden Bereiche der SLN . -Filme 24 α bis 24c mit heißer Phosphorsäure bei
etwa 0,2 bis 0,3 Mikron von den Rändern her weggeätzt. Dieser Zustand ist in Fig. 2E
gezeigt. Wie aus Fig. 2E hervorgeht, liegen Teile der polycristallinen Siliziumbereiche
22e bis 22g , die nicht mit Ionen implantiert sind und durch SLN . -Filme 24a bis 24c
bedeckt sind, frei.
Daraufhin werden die SiOy Bereiche 25a bis 25c durch eine Flourwasserstofflösung entfernt. Dieser Zustand ist in Fig. 2F gezeigt. Daraufhin wird mit 3 bis 4 Minuten bei
60 C durch KOH geätzt. Die Ätzgeschwindigkeit ist jetzt bei den nichtimplantierten
Bereichen 22e bis 22g um eine Größenordnung höher als bei den implantiertenBereichen
22a bis 22d. Wenn daher unter den oben beschriebenen Bedingungen geätzt wird, werden
909886/0734
die Seiten der nichtimplantierten Bereiche 22e bis 22g um 0,4 bis 0,5 Mikron geätzt,
während die implantierten Bereiche um etwa 460 bis 500 A geätzt werden, was um etwa eine Größenordnung gegenüber den nichtimplantierten Bereichen kleiner ist.
Dementsprechend wird die Gestalt der Bereiche 22e bis 22g kege !stumpf förmig in Mesa-Bereiche
22e' bis 22g' umgewandelt, deren Randoberflächen nach oben geneigt sind
und deren Spitzen nach innen getrennt sind von den Rändern der SLN .-Filme 24a'
bis 24c' um etwa 0,4 bis 0,5 Mikron , während die Bereiche 22a bis 22d in eine Konfiguration
umgewandelt werden, die bei 22e' bis 22g' gezeigt sind, wo die Ränder leicht
gerundet sind , weil ihre Oberflächen mit einer definierten Rate und gleichmäßiger Geschwindigkeit
geätzt werden. Dieser Zustand ist in Fig. 2G gezeigt. Auf diese Weise werden die Bereiche 22a' bis 22d ' konvex gestaltet, ausgehend von dem isolierenden
Oxidfilm 21 oder eines Teilbereichs nahe hierzu.
Danach werden Hitze-Ox id filme 27a bis 27d auf der ganzen Oberfläche mit einer Dicke
von 0,2 bisO,3 Mikron gebildet, unter einem Zustand wie in Fig. 2F gezeigt. Da es
schwierig ist, die SLNL-Filme 24a' bis 24c ' zu oxidieren, werden sie nur leicht
oxidiert, so daß sich ihre Gestalt nicht nennenswert ändert. Jedoch werden die Seitenoberflächen
der Bereiche 22e' bis 22g' , die nicht mit Ionen implantiert sind und in
ausgehöhlten Bereichen unter diesen SLNj-Filmen 24a bis 24c liegen, ebenso mit
SiOj-Filmen 27a bis 27d geformt, die eine gleichmäßige Dicke haben, wie in Fig. 2H
gezeigt.
Daraufhin werden die Oxid-Filme auf der Oberfläche der SinN .-Filme 24a' bis 24c
3 4
909886/0734
11 9^4 3*
durch Ätzen entfernt, indem man wässrige Fluorwasserstoffsäure für etwa 10 Sekunden
verwendet und dann werden die .Si^Ny-Filme 24a' bis 24c' entfernt, indem man mit
Phosphorsäure bei 160 C für 30 Minuten ätzt. Dieser Zustand ist in Fig. 2 I gezeigt.
Wie gezeigt liegen nun die Spitzenoberflächen 22e'TOP bis 22g' TOP der nichtimplantierten
Bereiche 22 e' bis 22g' frei. Es werden dann Verunreinigungen wie Phosphor, Arsen und Bor in die Bereiche 22 e' bis 22g' durch Ionenimplantation oder Wärmediffusion
injiziert, und zwar durch die spitzen Oberflächen 22e' TOP bis 22g' TOP der
Bereiche 22e' bis 22g',indem man SiO^-Filme 27a bis 27d als Masken verwendet und
so diese Bereiche in elektroleitende Bereiche 22a bis 22c umwandelt, wie dies Fig. 2 J
zeigt.
Am Schluß wird ein Hitzeoxidfilm 29 auf der gesamten Oberfläche niedergeschlagen,
wie in Fig. 2K gezeigt ist. Die resultierenden Bereiche 22a' bis 22d' und 28a bis 28c
können als Verdrahtungsschichten, Elektroden oder Widerstandsschichten verwendet werden,
die sehr nahe beieinander liegen, z. B. mit einem Abstand von etwa 0,5 bis 1 Mikron.
Wenn die jeweiligen Schichten hergestellt werden, wie oben beschrieben, dann resultieren
die folgenden Vorteile, zusätzlich zu den oben erwähnten Vorteilen der Konstruktion.
Bei dem Schritt zur Herstellung der Widerstandsschicht oder Verdrahtungsschicht wird
die Fotomaske nur einmal verwendet,und da die angrenzenden Bereiche gebildet wird,
indem man die Ränder der Isoliermaskenschichte verwendet, die schon durch die Fotomaske
hergestellt wurde, erhält man automatische Justierung. Dieses vermindert die
909886/0734
Anzahl der notwendigen Schritte erheblich. Obwohl die Ränder eines Fotolackmusters
verwendet werden, wird der Abstand zwischen benachbarten Bereichen durch die Dicke
der polycrisfallinen Siliziumschicht bestimmt, die diese Bereiche bildet und durch die
Ätzzeit dieser Schicht, insbesondere deren Bereiche, die nicht mit Ionen implantiert
sind.
Dementsprechend ist es möglich, benachbarte Bereiche durch schmale Lücken in der
Größenordnung von kleiner als 1 Mikron voneinander zu trennen und zu isolieren. Hierin
besteht ein großer Unterxhied zum Stand der Technik, bei dem der Abstand zwischen benachbarten
Regionen durch ein Maskenmuster bestimmt wird. Wenn daher das Verfahren der Erfindung auf die Herstellung von Verdrahtungen angewendet wird, kann man die
Dichte der Verdrahtungen um den Faktor 2 oder mehr erhöhen. Darüberhinaus wird der
Abstand zwischen benachbarten Regionen nicht durch die Arbeitsgenauigkeit des Fotoätzschrittes
beeinflußt.
Wie in Fig. 2H gezeigt, und im Hinblick auf die oben beschriebenen Verfahrensschrifte,
haben die über den nicht mit Ionen implantierten Regionen liegenden isolierenden Si^N^ Filme
und der über anderen Bereichen liegende isolierende Film ( SiO9) unterschiedliche
Afzeigenschaf ten, so daß zwecks Eindiffundierens einer Verunreinigung in die
nicht mit Ionen implantierten Bereiche es lediglich nötig ist, die über den nicht-ionenimplantierten
Regionen liegende isolierende Filme wegzuätzen,und die Diffusion kann
durchgeführt werden, indem man die anderen isolierenden Filme als Masken verwendet.
Die Figuren 3A und 3B zeigen Modifikationen bestimmter Schritte von Fig. 2A bis 2K.
909886/0734
11 954
Es entspricht Fig. 3A der Fig. 2G. Beim Ätzen der polycristallinen Siliziumbereiche
22e bis 22g , die nicht mit Ionen implantiert sind, wird bei den Schritten nach Fig. 2F
die KOH zum Ätzen bei 60 bis 63 C während 2 Minuten verwendet. Die den Bereichen
22a" bis 22d" benachbarten Bereiche 22es" bis 22gs" - entstanden aus den Bereichen 22e" bis 22g" durch Ätzung - werden nicht komplett entfernt, um die Oxidfilme
freizulegen, wie in Fig. 2G gezeigt. Stattdessen beläßt man diese Bereiche 22es"
bis 22gs'' mit einer Dicke von etwa 1200 bis 1500 A.
Daraufhin werden Oxidfilme 31a bis 31d mit einer Dicke von etwa 0,24 bis 0,3 Mikron
auf der gesamten Oberfläche des Substrats durch Wärmeoxidation erzeugt. Danach werden
die freiliegenden Oberflächen der jeweiligen Bereiche oxidiert. Obwohl die Dicke des
Bereichs der jeweiligen Region, die in Oxidfilme umgewandelt werden, je nach Temperatur
und Zeit unterschiedlich ist, so werden doch unter Oxidationsbedingungen von 800 C
und 600 Minuten die Regionen 22es" bis 22gs" vollständig oxidiert und nehmen einen
Zustand gemäß Fig. 3B an. Durch dieses modifizierte Verfahren ist es ebenfalls möglich,
die Regionen 22a' bis 22c' und die Regionen 22e' bis 22g' mit Isolierfilmen zu isolieren,
die eine kleine Dicke in der gleichen Art wie in Fig. 2 H gezeigt haben.
4
Die Figuren A bis 4M zeigen noch eine weitere Modifikation dieses erfindungsgemäßen Verfahrens, angewendet auf die Herstellung eines bipolaren Transistors.
Die Figuren A bis 4M zeigen noch eine weitere Modifikation dieses erfindungsgemäßen Verfahrens, angewendet auf die Herstellung eines bipolaren Transistors.
Zunächst wird - wie in Fig. 4A gezeigt - ein Substrat 41 vom N-Silizium-Halbleiter-Typ
mit einem Widerstand von 1 Ohm/cm hergestellt. Es werden dann Hitze-Oxidfilme 42a
909886/0734
— ο γ -
und 42b auf der Oberfläche des Substrats mit der bekannten Fotomaskentechnik hergestellt,
mit Ausnahme eines Bereichs 41a hiervon, der als Fenster zur Herstellung der Basiselektrode des Transistors verwendet wird, wie nachfolgend beschrieben. Dieser
Zustand ist in Fig. 4B gezeigt.
Daraufhin werden Verunreinigungen vom P-Typ mittels Ionen in das Substrat 41 eindiffundiert
oder injiziert, und zwar mit einer Dicke von 0,2 bis 0,3 Mikron durch ein
Fenster 41a der Oxidfilme 42a und 42b, so daß hierdurch der Basisbereich 43 hergestellt
wird, wie Fig. 4C zeigt. Die sich ergebende Verunreinigungskonzentration an der
18 3
Oberfläche des Basisbereichs 43 liegt bei etwa 1 bis 5 χ 10 Atomen/cm .
Indem man beispielsweise das CVD-Verfahren verwendet, stellt man eine nichtdotierte
polycristalline Siliziumschicht 45 auf der gesamten Oberfläche des Substrats mit einer
Dicke von 0,4 bis 0,5 Mikron her. Dann wird auf der plycristallinen Siliziumschicht 45
ein Si1-N . -Film 46 mit einer Dicke von etwa 0,12 Mikron hergestellt und danach wird
ein Oxidfilm 47 mit einer Dicke von etwa 0,5 bis 0,6 Mikron auf dem Nitrid-Film 46
hergestellt, wie dies Fjg. 4D zeigt.
Nachdem ein nichtdargestellter bekannter Fotolack auf dem Oxidfilm 41 aufgebracht wurde,
wird eine Fotomaske verwendet, durch die hindurch der Fotolack belichtet und dann geätzt
wird. Dann wird der SiO„ -Film 47 mit einer Fluorwasserstoffsäure geätzt, indem man
den stehengebliebenen Fotolack verwendet, gefolgt durch den Ätzschritt des Si_N . mit
heißer Phosphorsäure. Danach wird der als Maske verwendete Fotolack entfernt. Dieser
909886/0734
11 954 &f
Zustand ist in Fig. 4E gezeigt, in der die SiO~-Region und die Si-N, -Region 47a und
46a jeweils bezeichnet sind, die nach dem Ätzschritt stehen bleiben. Die Ränder dieser
Regionen werden zur Isolation später noch zu beschreibender Regionen verwendet.
Daraufhin werden in die gesamte Oberfläche des Substrats mit einer Dosis von 1x10 bis
16 2
1 χ 10 Atomen/cm Bor-Ionen implantiert, wie dies Fig. 4 F zeigt. Diese Implantation
kann auf einmal oder mit mehreren Malen geschehen und die lonenimplantationsenergie
bewegt sich von 40 keV bis 120 keV, wodurch die Bor-Ionen in einer Ebene in einer Tiefe
von 0,1 bis 0,4 Mikron verteilt werden. In der gleichen Weise wie bei den vorherigen
Ausführungsbeispielen kollidieren die in das polycristalline Silizium implantierten Bor-Ionen
mit Siliziumkristallen, so daß die Jonenimplantierten Bereiche 45b und 45c sich allmählich
in nichtimplantierte Bereiche 45a verändern. Nach der Ionenimplantation wird der Aufbau beispielsweise für 15 bis 20 Minuten bei 800 C behandelt. Hierdurch heilt
man die Schäden an den Kristallen des polycristallinen Siliziums, die durch die Ionenimplantation
hervorgerufen worden sind.
Bereiche des SLN . - Films 46a zwischen Ihren· Rändern und von hier aus 0,2 bis 0,3 Mikron
entfernt liegenden Punkten werden mitheißer Phosphorsäure weggeätzt, wie in Rg. 4 G
gezeigt ist. Dieser Atzschritt legt einen Bereich der polycristallinen Siliziumregion
45a frei, die nicht mit Ionen implantiert ist.
In dem in Fig. 4 H gezeigten Zustand wird der Aufbau mit einem alkalischen Atzmittel,
z. B. KOH,bei einer Temperatur von 60-63 C während drei Minuten geätzt. Verwendet
man KOH, dann ist die Atzgeschwindigkeit der nichtimplantierten Region 45a um etwa
909886/0734
Π 954 I
eine Größenordnung größer als bei den implantierten Regionen 45b und 45c.
Wenn daher unter den oben beschriebenen Bedingungen geätzt wird, wird die nichtimplantierte
Region 45a seitlich um 0,4 bis 0,5 Mikron eingeätzt, während die ionenimplantierten
Regionen 45b und 45c um 400 bis 500 A seitlich eingeätzt werden, was um eine Größenordnung kleiner ist. Dementsprechend wird die Konfiguration des
Bereichs 45a in einen Bereich 45a' eines Kegels umgeformt, der nach innen geneigte
Außenflächen hat und dessen Spitzenbereich an Punkten endet, die etwa 0,4 bis 0,5
Mikron nach innen von den Rändern des SLN, - Films aus liegen, während die Bereiche
45b, 45c in Bereiche 45b' und 45c' umgewandelt werden, die leicht geätzte Oberflächen
haben. Dementsprechend werden die Ränder 45b und 45c leicht abgerundet. Dementsprechend werden die Ränder der Region 45a' gegenüberliegenden Bereiche
nicht geätzt und man bewahrt auf diese Weise die Zwischenflächen zwischen den Bereichen
zur Zeit der Ionenimplantation. Die Bereiche 45b' und 45c' werden als die Basiselektrode
oder als eine kombinierte Elektrode und Verdrahtung eines Transistors verwendet, wie
später noch beschrieben wird. Die Ränder der Bereiche 45b" und 45c7' , welche zur
nichtdotierten Region 45a' schauen, verlaufen konvex mit einer negativen Flanke. Der
Abstand zwischen diesen isoliertenBereichen ist kleiner als 1 Mikron.
In dem Zustand nach Fig. 4 I werden Hitzeoxidfilme 48a, 48b auf der gesamten Oberfläche
mit einer Dicke von 0,2 bis 0,3 Mikron aufgebaut.
Obwohl der SLN, -Film 36a' leicht oxidiert ist, ist seine Gestalt trotzdem nicht
nennenswert geändert worden. Die SiO^ - Filme 48a und 48b sind ebenso gleichmäßig
auf ihren Seitenflächen der nichtimplantiertenBereiche 45aA ausgebildet, die unter
909886/0734
dem Si_j\j . -Film 46a liegen. Während des Schrittes zur Herstellung der Hitzeoxidfilme
48a und 48b werden die P-.Verunreinigungen oder das Bor in den Regionen 45b'
und 45c', welche der Region 43 benachbart sind, durch Warme in die P-Region 43
eindiffundiert, so daß P t-Regionen 43a und 43b in den Regionen 43 gebildet werden,
die als Basiskontakt wirken. Dieser Zustand ist in Fig. 4 J gezeigt.
Instabile Bereiche (nichtdargestellt) der Qxidfilme 48a und 48b werden mit Fluorwasserstoffsäure
entfernt und dann mit Phosphorsäure bei einer Temperatur von 160 C
30 Minuten lang geätzt, so daß der Si„N . -Film 46a7 entfernt wird. Dieser Zustand ist
in Fig. 4 K gezeigt. Man sieht dort, daß die Spitze 45a' TOP der nichtimplantierten
Region 45a' freigelegt worden ist.
Es wird dann eine Verunreinigung vom N-Typ wie Phosphor oder Arsen durch Wärme
in die Spitze 45a' TOP des nichtimplantierten polycristallinen Siliziumbereichs 45a'
einduffundiert, indem man SiO« -Filme 48a und 48b als Masken verwendet. Für Arsen
sind dabei die Diffusionsbedingungen 950 C und 20 Minuten. Als Konsequenz hiervon
diffundiert die Verunreinigung durch den Bereich 45a' in die Basisregion 43 mit einer
Dicke von 0,1 bis 0,2 Mikron hinein und hat eine Oberflächenkonzentration von 1x10
3 +
Atomen/cm , wobei eine N -Emitterregion 50 gebildet wird. Der Bereich 45a' wird
in einen N-leitendenBereich 45a' umgewandelt, indem man in ihn eine N-Verunreinigung
eindiffundiert. Der Bereich 45a' wirkt als eine Emitterelektrode oder als eine
Kombination von Emitterelektrode und Verdrahtungsschicht. Dieser Zustand ist in Fig. 4 L
gezeigt.
909886/0734
Es wird dann ein Fenster 51 durch einen geeigneten Bereich des Oxidfilms 48a gebildet,
derauf dem Bereich 45b' liegt, der als Basiselektrode oder als eine Kombination
von Basiselektrode und Verdrahtungsschicht verwendet werden soll. Es werden dann
MetalIverdrahtungsschichten 53 und 54 (z.B. Aluminium) auf dem Bereich 45b und auf
der Spitze des Bereichs 45a' durch das Fenster 51 hindurch gebildet, indem man eine
bestimmte Maske wie in Fig. 4 M gezeigt verwendet, Man erhält so einen Transistor,
der das Substrat 41 als Kollektorbereich, den Bereich 43 als Basisbereich und die Bereiche
43a und 43b als Basiskontaktbereich, den Bereich 50 als Emitterbereich, die Bereiche45b/
und 45c' als Basiselektroden und den Bereich 45a' als Emitterelektrode verwendet.
Obwohl die Kollektorelektrode nicht dargestellt ist, wird sie durch ein bekanntes
Verfahren auf der Unterseite des Substrats oder auf dessen Oberseite wie andere Elektroden
hergestellt.
Da es möglich ist, die als Elektroden wirkenden Bereiche 45b", 45a" und 45c" mit
Abständen von weniger als 1 Mikron anzuordnen, ist es bei dem so hergestellten bipolaren
Transistor möglich, die parasitäre Basiselektrodenkapazität und die parasitäre Kollektorbasiselektrodenkapazität
gegenüber bekannten Transistoren erheblich zu vermindern. Außerdem erhöht diese Konstruktion die Verdrahtungsdichte um den Faktor 2 , was
einen Ultrahochgeschwindigkeits-IC-Transistor ergibt, der weniger Leistung benötigt
und ein Leistungsverzögerungsprodukt von mehreren zehn f. und eine Ausbreitungsverzögerung von etwa lOOps/TOR hat.
Mit dieser Konstruktion ist es auch möglich, eine Zelle eines statischen bipolaren RAM
909886/0734
kleiner als 1000 Quadrat-Mikron mit Üblicher Belichtungstechnik (kleinste Abmessung
2 Mikron) zu machen.
Da der Aufbau des Elements einfach ist und da die Herstellungsschritte ebenfalls einfach
sind, fand man durch Experiment heraus, daß die elektrischen Eigenschaften des Transistors
sich nicht wesentlich ändern und daß die Eigenschaften bei Erwärmung wesentlich
konstanter sind als bei bekannten Transistoren.
Da bei dieser Konstruktion der Emitterbereich Mesa-Gestalt hat und in erheblicher Entfernung
von der P - Kontaktregion angeordnet ist, kann man die Isolationseigenschaften zwischen den Emitter- und Basiselektroden erheblich erhöhen. Die auf diese Weise hergestellte
Halbleitervorrichtung ist sehr flach.
Die Figuren 5A und 5B zeigen Abwandlungen der Fig. 4A bis 4 M, die den Figuren 3A
und 3B entsprechen. Bei dem in Fig. 4H gezeigten Schritt wird die nicht mit Ionen
implantierte Siliziumregion 45a mit KOH während etwa 2 Minuten bei 60 bis 63 C geätzt.
Wie in Fig. 4 I gezeigt, wird der Bereich 45a nicht geätzt, bis der P-Bereich 43 frei
liegt, aber es bleibt eine Dicke von etwa 1200 bis 1500 A übrig, wie dies durch einen
Bereich 45as" in Fig. 5 gezeigt ist.
Gemäß Fig. 5B werden durch Wärmeoxidation Oxidfilme 61a und 61b mit einer Dicke
von 0,24 bis 0,3 Mikron auf der gesamten Oberfläche des Substrats hergestellt. Es wird
bei 800 C 600 Minuten lang oxidiert. Dann ist auch der Bereich 45as" komplett oxidiert.
909886/0734
11 954 A^
Dadurch werden die Bereiche 45b', 45c' mit Oxidfilmen von dem Bereich 45a" isoliert
und getrennt, die auf der Oberfläche des Substrats extrem dünn sind. 45b'' und 45c"
zeigen, daß ihre Dicke wenig kleiner ist als diejenige der Bereiche 45b' und 45c7
wegen der längeren Oxidationszeit.
Fig. 6 zeigt eine Abwandlung dieser Erfindung,wie sie in den Fig. 4A bis 4M gezeigt ist.
Wenn in einem Zustand gemäß Fig. 4 I die Oxidfilme 48a und 48b auf der Oberfläche
eines Substrats gebildet wurden, wie Fig. 4 J zeigt, werden diese Oxidfilme 48a und
48b in einem Bereich gebildet, in dem der Bereich43 (der den Basisbereich bildet) frei liegt.
Dementsprechend werden P-Verunreinigungen nahe der Trennschicht zwischen dem
Substrat und den Oxidfilmen durch die Oxidfilme absorbiert, wodurch die Tendenz zur
Bildung eines N-Kanals in diesem Bereich entsteht. Um diese Schwierigkeit zu umgehen,
wird auf den in Fig. 4K gezeigten Schritt hin eine P-Verunreinigung mit einer Dosis von
10 bis 10 Atomen/cm implantiert, so daß die Spitze der Ionen den Bodenbereich des
Oxidfilms erreicht, wie dies Fig. 6 zeigt. Zu dieser Zeit wird auch die P-Verunreinigung
in den Bereich 45a ' injiziert, was jedoch keine Schwierigkeiten verursacht, weil eine
hohe Konzentration von N-Verunreinigungen später in diesen Bereich diffundiert wird.
Da die P-Verunreinigung in die über denBereich 45b' und 45c' liegenden Oxidfilme 48a
und 48b injiziert wird und diese die gleiche Verunreinigung ist wie sie in den Bereichen
45b' und 45c vorhanden ist, tritt kein Problem auf.
Auf den Schritt gemäß Fig. 6 wird der Schritt gemäß Fig. 4 K und dann die restlichen
Schritte ausgeführt. Die Figuren 7A und 7B zeigen eine Abwandlung der Erfindung,
wie sie in den Figuren 4A bis 4M dargestellt ist, wobei die Anzahl der lonenimplantations-
909886/0734
-Hi-
vorgänge des Schrittes von Fig. 4 F auf zwei erhöht wird. Zuerst wird eine P-Verun-
15 2
reinigung mit einer Dosis von 5x10 Atomen/cm und einer Implantationsenergie
von 40 keV implantiert, so daß die Spitze der Verunreinigung auf eine relativ flache
Tiefe gelangt. In dem Bereich 45 (gilt für den Fall von polycristallinem Silizium mit
einer Dicke von 5000 A ).
Als Ergebnis dieser Ionenimplantation werden P-Bereiche 45b 1 und 45b 2 im Bereich
15
45 gebildet. Dann wird die P-Verunreinigung mit einer Dosis von 5x10 Atomen/cm
und einer Implantationsenergie von 120 keV implantiert, so daß die Spitze in einer
c
Tiefe von etwa 4000 A unter der Oberfläche erscheint, so daß die P-Bereiche 45b 11 und 45b 22 im Bereich 45 gebildet wenden. Die durch die zweite Ionenimplantation gebildeten Bereiche 45b 11 und 45b 22 erstrecken sich in Richtung auf den nichtimplantierten Bereich 45a über die Bereiche 45b 1 und 45b 2 hinaus. Auf diese Weise ragen die durch die Bereiche 45b 1 und 45b 11, 45b 2 und 45b 22 gebildeten Bereiche 45b und 45c in den nichtimplantierten Bereich 45a hire in. Dadurch wird nicht nur die Dicke des folgend gebildeten Isolators zwischen den Bereichen 45b und 45c minimalisiert/ sondern auch die effektive Querschnittsfläche der Bereiche 45b und 45c vergrößert.
Tiefe von etwa 4000 A unter der Oberfläche erscheint, so daß die P-Bereiche 45b 11 und 45b 22 im Bereich 45 gebildet wenden. Die durch die zweite Ionenimplantation gebildeten Bereiche 45b 11 und 45b 22 erstrecken sich in Richtung auf den nichtimplantierten Bereich 45a über die Bereiche 45b 1 und 45b 2 hinaus. Auf diese Weise ragen die durch die Bereiche 45b 1 und 45b 11, 45b 2 und 45b 22 gebildeten Bereiche 45b und 45c in den nichtimplantierten Bereich 45a hire in. Dadurch wird nicht nur die Dicke des folgend gebildeten Isolators zwischen den Bereichen 45b und 45c minimalisiert/ sondern auch die effektive Querschnittsfläche der Bereiche 45b und 45c vergrößert.
Fig. 7B zeigt den isolierten und reparierten Zustand. Wie aus Fig . 7B hervorgeht,
stehen die zum Bereich 45 schauenden Bereiche 45b und 45c mit einer scharfen Kante
vom Substrat weg, gehen dann langsam nach oben und verbinden die obere Oberfläche
über steile Abhänge. Dementsprechend sind die Ränder im großen und ganzen von konvexer Form.
909886/0734 ORIGINAL INSPECTED
Fig. 8A und 8R zeigen ein weiteres Ausführungsbeispiel der Halbleitervorrichtung
nach der Erfindung. Gemäß Fig. 8A wird zuerst ein N-Halbleitersubstrat 61 mit
einem Widerstandwert von 1 Ohm/cm präpariert. Auf der Hauptfläche dieses Substrats
wird eine nichtdotierte polycristalline Siliziumschicht 62 mit einer Dicke von 0,2 Mikron
mit einem bekannten CVD-Verfahren gebildet. Darauf wird ein Siliziumnitrit (SLN . )-Film
63 mit einer Dicke von 0,12 Mikron auf der polycristailinen Siliziumschicht 62
gebildet und dann wird hierauf ein Siliziumoxidfilm 64 ( SiO«) mit einer Dicke von
076 Mikron gebildet. Während des Schrittes zur Herstellung des Oxidfilmes 64 wird die
Konzentration derVerunre in igung in Richtung auf die Dicke graduiert, so daß die Konzentration
der P-Verunreinigung ( wiez. B. Bor ) nach oben hin zunimmt. Der Konzentrationsgradient
liegt so, daß die Bor-Konzentration nahe des SLN. - Films 63 im
wesentlichen Null ist aber etwa 2 % nahe der oberen Oberfläche erreicht. Dieser Konzentrationsgradient
ist günstig zum Formen dieses Bereichs in einen umgekehrt stehenden Kegel bei den darauf folgenden Schritten.
Es wird dann ein Si0N . -Film mit einer Dicke von etwa 0,1 Mikron auf dem SiO2-Film
ο 4
64 gebildet. Dieser Zustand ist in Fig. 8B gezeigt.
Der SLN .-Film wird dann durch bekannte selektive Ätztechnik - z. B. Plasmaätztechnik
- in das erwünschte Muster 65a umgeformt. Dieser Zustand ist in Fig. 8C gezeigt.
Danach wird der SiO2~Film 64 geätzt, indem man den Bereich 65a als Maske verwendet.
Es sei darauf hingewiesen, daß die Verunreinigungskonzentration des SiO^TFilms 64
nach oben hin zunimmt. Der Unterschied in der Verunreinigungskonzentration kann
909886/0734
verwirklicht werden, indem man die Ätzgeschwindigkeit des SiOy Films 64 durch
ein Puffer-Atzmittel ändert wie z.B. eine Ätzlösung vom Fluorwasserstoff-Typ.
Die Ätzgeschwindigkeit ist mit anderen Worten etwa zwei- bis dreimal größer im Bereiche
niederer Verunreinigungskonzentration als im Bereich hoher Verunreinigungskonzentration,
so daß - wie in Fig. 8D gezeigt - der SiO„-Film zu einem umgekehrt
stehenden Kegel 64a umgebildet wird. Hierbei wird etwa 1200 Sekunden mit Fluorwasserstoffsäure geätzt. Der obere Teil des Bereichs 64a wird bis zu einem Pun kt von
etwa 0,7 Mikron geätzt, der diesen Abstand nach innen von den Kanten des Si„N . Films
65a hat, während die untere Oberfläche zu einem Punkt hin geätzt wird, der
um etwa 1,2 Mikron nach innen entfernt ist. Dieser Zustand ist in Fig. 8 D gezeigt.
Danach werden Bor-Ionen in die gesamte Oberfläche des Substrats implantiert, indem
man den SLN . - Film 65a als Maske verwendet. Die Bedingungen sind dabei 40 keV
15 2
und eine Dosis höher als 1 χ 10 Atome /cm . Dieser Zustand ist in Fig. 8E gezeigt.
Wie gezeigt ist der SLN. -Film 63 in einen nichtimplantierten Bereich 65a und in.
fonenimplantierte Bereiche 65b und 65c aufgeteilt, indem man den SLN . -Film 65a
als Maske verwendet.
Die ionenimplantierten Bereiche 63b , 63a und 63c werden mit Phosphorsäure weggeätzt.
Beim Ätzen stützt man sich auf den Umstand,daß die Ätzgeschwindigkeit des implantierten SLN .-Films um drei- bis viermal größer ist als die im nichtimplantierten
Bereich.
Fig. 8 zeigt den fertigen Zustand nach dem Ätzen.
Fig. 8 zeigt den fertigen Zustand nach dem Ätzen.
909886/0734
Die freiliegenden Teile der nichtionenimplantierten Bereiche 64a und 63a werden
schwach durch ein Phosphorsäure-haltiges Ätzmittel geätzt und in die Bereiche 64a'
und 63a' umgewandelt.
Danach wird die Oberfläche des Substrats bei einer Temperatur von 1100 C während
40 Minuten wärmeoxidiert, wobei man die Bereiche 64a' und 63a' als Masken verwendet,
wodurch die Oxidfilme 67a und 67b sich bilden, die eine Dicke von etwa 6 Mikron haben, wie Fig. 8 G zeigt. Als Konsequenz der Bildung dieser Oxidfilme wird die
polycristalline Siliziumschicht 62 in einen Inselbereich 62a umgewandelt. Daraufhin
werden die freiliegenden Bereiche des NitrHfilmes 63a' auf dem polycristallinen Siliziumbereich
62a durch ein Phosphorsäure-haltiges Ätzmittel entfernt, wobei die Oxidfilme 67a und 67b als Masken verwendet werden. Dieser Zustand ist in Fig. 8 gezeigt. Man
arbeitet 20 Minuten lang bei 160 C.
Danach wird eine nichtdotierte polycristalline Siliziumschicht 68 gleichförmig durch ein CVD-Verfahren mit einer Dicke von 3000 bis 4000 A auf der gesamten Oberfläche des Substrats gebildet. Dieser Zustand ist in Fig. 8 I gezeigt.
Danach wird eine nichtdotierte polycristalline Siliziumschicht 68 gleichförmig durch ein CVD-Verfahren mit einer Dicke von 3000 bis 4000 A auf der gesamten Oberfläche des Substrats gebildet. Dieser Zustand ist in Fig. 8 I gezeigt.
In diesem Zustand werden Bor-Ionen mit einer Dosis von mehr als 1 χ 10 Atome/cm
und einer Energie von 40 bis 120 keV implantiert. Die Ionenimplantation geschieht in
einer Richtung senkrecht zum Substrat, so daß von oben nicht sichtbare Bereiche nicht
mit Ionen implantiert werden. Dementsprechend umfaßt die polycristalline Siliziumschicht
68 ionen implantierte Bereiche 68a, 68b und 68c und nichtimplantierte Bereiche
68d und 68e.Da die Basis, auf der die polycristalline Siliziumschicht niedergeschlagen
ist, ein umgekehrter Kegel ist, wird die Siliziumschicht durch die Ränder des Bereichs 68b
909886/073A
abgeschirmt. Die Bor- ι,-men werden ebenfalls in den Bereichen 62al und 62a2 des
polycristallinen Siliziumbereichs 62 implantiert, der unmittelbar unterhalb der
Schicht 68 liegt.
In der in Fig. 8 J gezeigten Gestalt wird die Vorrichtung 15 bis 20 Minuten lang bei
800 C behandelt, damit so die Schäden geheilt werden können, die durch die Implantations-lonen
in den Schichten 68a, 68b, 68c 1, 62al und 62a verursacht werden sind.
Auf die Wärmebehandlung hin werden die Bereiche 68d, 68e, 62a3 und 62a4 entfernt,
indem man ein alkalisches Atzmittel wie z. B. KOH verwendet. Die Bereiche 62a3
und 62a4 sind in direktem Kontakt oder in geringer Entfernung von dem nichtimplantierten
Bereich 62, wie dies Fig. 8K zeigt. Der nach der Entfernung der Bereiche 62a3 und 62a4
übrig bleibende polycristalline Siliziumbereich 62a' hat Mesa-Gestalt und die Länge
seiner oberen Oberfläche ist wenig kürzer als die Länge zwischen einander gegenüberliegenden
Rändern des Si_N . -Films 63a2 , der darauf niedergeschlagen wurde.
Die Teile der Bereiche (68a + 62al) und (68c + 62a2) , die zum Bereich 62a' schauen,
haben konvexe Gestalt und stehen vom Substrat mit einer negativen Neigung ab.
Der Oxidfilm 64a' wird mit einem Phosphorsäure-Ätzmittel weggeätzt. Zur gleichen
Zeit wird derauf dem Oxidfilm 64a' niedergeschlagene dotierte polycristalline Siliziumbereich 68b ebenfalls entfernt. Dieser Zustand ist in Figur 8L gezeigt.
Daraufhin werden die polycristalIinen Siliziumböreiche (68a + 68a 1) und (68c + 62a)
909886/0734
geätzt, indem man eine bestimmte Maske zur Bildung von Verdrahtungsschichten und/
oder Elektroden 69a und 69b verwendet. Dieser Zustand ist in Rg. 8M gezeigt. Dann
wird das Substrat durch Wärme oxidiert, so daß die polycristallinen Siliziumbereiche
68a und 69a , der freiliegende Teil des Substrats und die Seitenfläche des polycristallinen
Siliziumbereichs 62a' mit Oxidfilmen 70a und 70b bedeckt werden, und zwar unter
Wärmeoxidationsbedingungen von 800 C. Die sich ergebenden Filme haben eine Dicke
von 2000 bis 3000 A. Als Ergebnis dieser Wärmeoxidationsbehandlung diffundiert die
in den polycristallinen Siliziumbereichen 69a und 69b enthaltene Verunreinigung in
der Nachbarschaft der Oberfläche des Substrats 61 in das Substrat hinein, so daß sich
diffundierte P -Bereiche 71a und71b angrenzend an diese Bereiche 69a und 69b ergeben.
Die Diffusionstiefe liegt bei 0,3 bis 0,4 Mikron und diese P - diffundierten Bereiche
werden als Basiskontaktbereiche verwendet, wie später beschrieben wird. Fig. 8N zeigt diesen Zustand. Der direkt auf dem Substrat 61 gebildete Oxidfilm dringt
etwas in das Substrat ein.
In die obere Oberfläche des Substrats und senkrecht zu ihr werden Bor-Ionen implantiert
mit einer Dosis von 10 bis 10 Atom/cm und einer Implantationsenergie von 60 bis
90 keV. Der sich ergebende Bereich 72 schließt an die P - Bereiche 71a und 71b an,
die ja den Basisbereich abgeben sollen. Dieser Zustund ist in Fig. 8 O gezeigt.
Der Nifridfilm 63a wird dann mit einem phosphorsäurehaltigen Ätzmittel entfernt und
die N-Verunrein igung wird veranlaßt, in den nichidotierten Bereich 62a7 zu diffundieren,
wodurch ein N -Bereich 63 gebildet wird, der als Emitterbereich in der Oberfläche des
Substrats 61 nahe dem Basisbereich 72 dient. Die beiden Seiten dieses Emitterbereichs
909886/0734
-SO -
sind mit Wärmeoxiden 70a und 70b bedeckt und sie hat Mesa-Gestalt. Dieser Zustand ist
in Fig. 8 Q gezeigt.
Daraufhin wird in einem geeigneten Bereich des Oxidfilms 70a auf der polycrisfallinen
Siliziumschicht 69 ein Fenster 75 geformt, das als Basiselektroden dient, indem man bekannte
Fotoätzverfahren verwendet. Es wird dann ein Metall wie Aluminium als Dampf
auf das Fenster 75 auf die Spitze des Bereichs 62a' durch bekannte Maskiertechnik niedergeschlagen,
so daß die Verdrahtungsschichten 77 und 78 entstehen. Dieser Zustand ist in Fig. 8R gezeigt.
Fig. 9 zeigt generell den Aufbau einer integrierten Schaltung ( IC ) zusammen mit einem
Transistor, der nach den Schritten gemäß Fig. 8A bis 8R hergestellt wurde. In Fig. 8 haben diejenigen Elemente, die mit denjenigen der Fig . 8R gleich sind oder
die gleichen Aufgaben haben, die gleichen Bezugszeichen. Der in Fig. 9 gezeigte IC
umfaßt eine Halbleiterschicht A vom P-Typ , der zusammen mit einer Halbleiterschicht
61 vom N-Typ ein Substrat bildet. Eine überdeckte Schicht 81 vom N -Typ liegt
zwischen beiden Halbleiterschichten 61 und 80, die als Kollektorkontakt verwendet
werden. Wie aus Fig. 9 ersichtlich ist, erstreckt sich ein Teil dieser zur Oberfläche des
Substrats. Der IC umfaßt auch eine Kollektorelektrode, welche durch eine polycristalline
Siliziumschicht 83 gebildet wird, die in Kontakt mit dem Kollektorkontakt 81 an der
Oberfläche des Substrats steht. Der Bereich 83 wird zur gleichen Zeit wie die Emitterelektrode
62a' gebildet und ist mit einer Verunreinigung diffundiert. Es ist auch hier eine Verdrahtungsschicht vorgesehen, die aus einem Metall wie z. B. Aluminium besteht
und auf der Kollektorelektrode gebildet ist sowie Oxidfilme 85.
909886/0734
-SU
Diese Konstruktion schafft Ultrahochgeschwindigkeitselemente/ die Ausbreifungsverzögerungszeiten
in der Gegend von etwa 60 ps/TOR naben. Ähnlich wie die oben
erwähnten Ausfuhrungsbeispieie erlaubt dieser durch ein übliches Belichtungsverfahren
präparierte IC, daß die Zellenfläche eines statischen bipolaren RAM auf weniger als
1000 Quadrat-Mikron reduziert wird.
Durch einen solchen IC ist es wegen der erheblichen Verkleinerung der Fläche eines
äußeren Basisbereichs möglich, den Wert von f_ eines in Sperrichtung betriebenen
Transistors erheblich zu vergrößern, so daß ein Hochgeschwindigkeitsbetrieb ermöglicht
wird. Wenn man den IC gemäß der oben beschriebenen Konstruktion herstellt, indem man
gedruckte Bereiche des Transistors imBasisbereich bildet, dann sind die auf die Bildung
des Basismusters folgenden Schritte selbstjustierend, so daß alle Schritte vor Bildung der
Elektrode ohne Verwendung irgendwelcher Fotomasken durchgeführt werden können.Aus
diesem Grund ist es möglich, alle mit der Positions-Justierung zusammenhängenden
Probleme vollständig zu vermeiden,und man erhält eine hohe Arbeitsgenauigkeit, die unabdingbar
für alle Fotoätzschritte im Basisbereich ist. Dies gestattet die Herstellung extrem feiner Transistoren.
Fig. 1OA bis IOC zeigen verschiedene Schritte zur Herstellung eines Feldeffekh-Transistors
vom Sperrschicht-Typ. Bei der Herstellung dieses Transistors wird folgend auf
den in Fig. 8N gezeigten Schritt ohne den in Fig. 8O gezeigten Ionen-Implantationsschritt
gleich weitergeschritten zu dem in Fig. 10A gezeigten Schritt und ein Bereich 63a7 wird durch Ätzen entfernt, indem man eine Phosphorsäure-haltige Ätzlösung verwendet.
909886/0734
Daraufhin wird in den Bereich 62a' eine P- oder N-Verunrein igung hineindiffundiert,
so daß ein TOR-Elektrodenbereich 90 entsteht, der von Oxidfilmen 70a und 70b auf
dem Halbleitersubstrat 61 umgeben ist. Der Bereich 62a'' , in dem die Verunreinigung
hineindiffundiert wurde, wird als TOR-Elektrode oder als Verdrahtungsschicht verwendet.
Dieser Zustand ist in Fig. 1OBgezeigt.
Dann wird ähnlich dem in Fig. 8 I gezeigten Schritt die metallene Verdrahtungsschicht
91 und 92 gebildet. Dieser Zustand ist in Fig. IOC gezeigt.
Die durch diesen Aufbau erzielbaren Vorteile sind mit denjenigen der vorhergehenden
Ausführungsbeispiele identisch.
Die Fig. 1IA und 11 B zeigen ein abgewandeltes Ausführungsbeispiel dieser Erfindung,
bei dem folgend auf den Verfahrensschritt nach Fig. 8J beim Entfernen der nicht mit Verunreinigungen
implantierten Bereiche 68d und 68e durch Ätzung diese Bereiche nicht geätzt werden,bis die Oberfläche des Substrats freigelegt ist und so die Bereiche 100a
und 100b übrig bleiben. Die darauffolgenden Schritte sind gleich denjenigen, die in
Fig. 8L und 8M gezeigt sind. Nachdem der Schritt 8M vollendet ist, wird durch Wärme
ein Oxidfilm 101 auf dem Substrat gebildet. Jetzt werden die nichtimplantierten Bereiche
100a und 100b in die Oxidfilme oxidiert, die so gestaltet sind, daß sie lacht in
die Oberfläche des Substrats hineinragen. Dieser Zustand ist in Fig. 1IB gezeigt, die
der Fig. 8N entspricht. Die folgenden Schritte sind ähnlich den Schritten in den Figuren
8O bis 8R.
909886/0734
Leerseite
Claims (1)
- PATENTANWALT DIPL.- IN3. ULRICH KINKELIN ;> q y ο Q O OSindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/86501Telex /265509 rose d13. Juli 1979 11 954Patentansprüche:Iy Halbleitervorrichtung mit einem Substrat, mit einem selektiv auf diesem Substrat gebildeten dotierten polycristallinen Siliziumbereich und mit einem isolierenden Film, der auf dem polycristallinen Siliziumbereich liegt, dadurch gekennzeichnet, daß der Bereich eine Form eines Vorsprungs hat, dessen Seitenfläche einen negativen Gradienten-Koeffizient zwischen einem Bereich des Vorsprungs bei oder nahe dem Substrat und dem oberen Ende des Vorsprungs hat.2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Substrat ein Halbleitersubstrat und einen hierauf gebildeten Isolationsfilm umfaßt.3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Spitzenoberfläche des Bereichs flach ist und die Seitenflächen mit den negativen Gradienten-Koeffizienten mit den einander gegenüberliegendenEnden der flachen spitzen Oberfläche verbunden sind.4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter polycristalliner Siliziumbereich auf dem Substrat benachbart zu dem Bereich und elektrisch hiervon isoliert gebildet ist, daß der zweite Bereich durch den Isolationsfilm bedeckt909886/0734η 954 * ^928923ist und Mesa-Form hat, mit Seitenflächen, die im allgemeinen einen positiven Gradienten-Koeffizienten zwischen einem Teil des zweiten Bereichs an oder nahe dem Substrat und dem oberen Ende des Vorsprungs hat.5. Vorrichtung mit einem Substrat, ersten, zweiten und dritten dotierten polycristalIinen Siliziumbereichen und mit einem Isolationsfilm , der die ersten bis dritten dotierten polycristal linen Siliziumbereiche überdeckt, dadurch gekennzeichnet, daß die ersten und dritten dotierten polycristal linen Siliziumbereiche die Gestalt von Vorsprüngen haben, die jeweils Seitenflächen mit einem negativen Gradienten-Koeffizienten haben zwischen einem Teil des Vorsprungs an oder nahe dem Substrat und dem oberen Ende des Vorsprungs und daß der zweite Bereich zwischen den ersten und dritten Bereichen liegt und Mesa-Gestalt mit Seitenflächen hat, die im allgemeinen einen positiven Gradienten-Koeffizienten haben.6. Bipolarer Transistor mit einem Halbleitersubstrat eines erstenLeitfähigkeitstyps, zur Verwendung als Kollektorbereich, mit einem inselförmigen Basisbereich eines zweiten LeitfähigleiIstyps, der auf der Oberfläche des Halbleitersubstrats gebildet ist und von einem ersten isolierenden Film umgeben ist, mit einem Emitterbereich eines ersten Leitfähigkeitstyps, derauf dem Basisbereich gebildet ist, mit einem dotierten polycristallinen Siliziumbereich des ersten Leitfähigkeitstyps, wobei der dotierte polycristalline Siliziumbereich Mesa-Gestalt hat, an den Emitterbereich angrenzt und als Emitter-Elektrode wirkt, mit einem Baiskontakt eines zweiten Leitfähigkeitstyps in Kontakt mit der Peripherie des Basisbereichs und mit einem dotierten polycristallinen Siliziumbereich des zweiten Leitfähigkeitstyps, der an909886/0734954 <Γden Basiskontakt angrenzt und sich in der Richtung des ersten Isolationsfilms erstreckt, wobei der dotierte polycristalline Siliziumbereich des zweiten Leitfähigkeitstyps als Bas is-Elektrode dient, dadurch gekennzeichnet, daß der dotierte polycristalline Siliziumbereich des zweiten Leitfähigkeitstyps die Gestalt eines Vorsprungs hat, daß eine Seitenfläche des Vorsprungs nahe des dotierten polycristallinen Siliziumbereichs des ersten Leitfähigkeitstyps einen negativen Gradienten-Koeffizienten zwischen einem Teil des Vorsprungs an oder nahe diesem Vorsprung und dem oberen Ende des Vorsprungs hat, daß der bipolare Transistor weiterhin einen zweiten isolierenden Film umfaßt, der im wesentlichen die ganze Fläche des Substrats bedeckt und daß eine Verdrahtungsschicht die jeweiligen dotierten polycristallinen Siliziumbereiche und die anderen Elemente miteinander verbindet.7. Bipolarer Transistor nach Anspruch 6, dadurch gekennzeichnet, daß der Emitterbereich Mesa-Gestalt hat.8. Sperrschicht-Feldeffekt-Transistor mit einem Halbleitersubstrat eines ersten Leihfähigkeitstyps, mit einem ersten isolierenden Film, der auf der einen Oberfläche des Halbleitersubstrats einen Inselbereich bildet, mit Source-Bereichen und Drain-Bereichen eines zweiten Leitfähigkeitstyps, die auf einem Teil des Halbleitersubstrats angrenzend an den ersten Isolationsfilm vorgesehen sind und damit den Inselbereich definieren, mit einem dotierten polycristallinen Siliziumbereich eines zweiten Leitfähigkeitstyps, der sich von den Source- und Drain-Bereichen bis zum ersten Isolationsfilm erstreckt und jeweils als Source- und Drain-Elektroden dient,909886/0734mit einem Gate-Bereich des zweiten Leitfähigkeitstyps, der auf dem Inselbereich des Halbleitersubstrats gebildet ist, mit einem Mesa-form igen dotierten polycristallinen Siliziumbereich des zweiten Leitfähigkeitstyps, der auf dem Gate-Bereich gebildet ist und als Gate-Elektrode dient, mit einem zweiten Isolationsfilm , der im wesentlichen die ganze Oberfläche des Substrats abdeckt und mit einer Verdrahtungsschicht, die die jeweiligen dotierten polycristallinen Siliziumbereiche und die anderen Elemente miteinander verbindet, dadurch gekennzeichnet, daß der dotierte polycristalline als Source- und Drain-Elektroden verwendete Bereich die Gestalt eines Vorsprungs hat, daß eine Seitenfläche des Vorsprungs an den dotierten polycristallinen Siliziumbereich angrenzt, der als Gate-Elektrode verwendet wird und daß die Seitenfläche einen negativen Gradienten-Koeffizienten zwischen einem Teil des Vorsprungs an oder nahe des Substrats und der Spitze des Vorsprungs hat. FeldeffekHTransistor nach Anspruch 8, dadurch gekennzeichnet, daß der Gate-Bereich Mesa-Gestalt hat.10. Verfahren zur Herstellung einer Halbleitervorrichtung , gekennzeichnet durch folgende Schritte:Herstellung einer polycristallinen Halbleiterschicht auf einem Substrat; der Reihenfolge nach Herstellung erster und zweiter isolierender Filme unterschiedlicher Atzeigenschaften auf der polycristallinen Halbleiterschicht ; Ätzen des zweiten Isolationsfilms gemäß einem bestimmten Maskenmuster ; Ätzen des ersten Isolationsfilms unter Verwendung der übriggebliebenen Teil-909886/0734bereiche des zweiten Isolationsfilms als Maske ;Implantieren von Ionen einer Verunreinigung in einen freiliegenden Teilbereich der polycristallinen Halbleiterschicht unter Verwendung der übrig gebliebenen Teilbereiche des ersten und zweiten isolierenden Films als Masken ; Flankenätzung der übrig gebliebenen Teilbereiche des ersten Isolationsfilms zur Freilegung eines Teilbereichs der polycristallinen Halbleiterschicht, soweit sie mit den Ionen nicht implantiert ist ;Ätzen des freiliegenden Teilbereichs der nichtionenimplantierten polycristallinen Halbleiterschicht zur Herstellung eines Vorsprungs,dessen Flankenoberflächen einen negativen Gradienten-Koeffizienten haben zwischen einem Teilbereich des Vorsprungs an oder nahe dem Substrat und dem oberen Ende des Vorsprungs und Abdecken der Oberfläche des Substrats mit einem Isolationsfilm.11. Verfahren nach Anspruch 10, gekennzeichnet durch einen weiteren Schritt, durch den der zweite Isolierfilm entfernt wird, nachdem ein Teilbereich der pllycristallinen Halbleiterschicht freigelegt wird, soweit sie nicht mit Ionen implantiert wurde.12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Substrat durch Aufbringen eines Isolationsfilms auf das Halbleitersubstrat gebildet wird.13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß auf den lonen-Implantarionsschritt hin die Halbleitervorrichtung wärme behände It wird zwecks Heilung der durch die Ionenimplantation am Kristall entstandenen Schaden.909886/0734π 95414. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch folgende Schritte:Herstellung einer polycristalIinen Halbleiterschicht auf einem Substrat; Aufeinanderfolgend Herstellung erster und zweiter Isolationsfilme unterschiedlicher Ätzeigenschaften auf der polycristallinen Halbleiterschicht ; Atzen des zweiten Isolierfilms gemäß einem bestimmten Maskenmuster ; Ätzen des ersten Isolierfilms unter Verwendung der übrig gebliebenen Teilbereiche des zweiten Isolationsfilms als eine Maske ;Flankenätzung der stehen gebliebenen Teilbereiche des ersten Isolationsfilms zwecks Freilegung eines Teilbereichs der ersten polycristallinen Halbleiterschicht, soweit sie nicht mit Ionen einer Verunreinigung implantiert ist ; Implantieren von Ionen der Verunreinigung in den freiliegenden Teilbereich der polycristallinen Halbleiterschicht unter Verwendung der stehen gebliebenen Teilbereiche des ersten und zweiten Isolierfilms als Masken ; Ätzen der freigelegten Teilbereiche der polycristallinen Halbleiterschicht - soweit sie nicht mit Ionen implantiert ist - zur Herstellung eines Vorsprungs mit Flankenflächen, je einem negativen Gradienten-Koeffizienten zwischen einem Teilbereich des Vorsprungs an oder nahe dem Substrat und dem oberen Ende des Vorsprungs und Abdecken der Oberfläche des Substrats mit einem Isolationsfilm.15. Verfahren zur Herstellung einer Halbleiter-Vorrichtung mit den Schritten zur Herstellung einer polycristallinen Halbleiterschicht auf einem Substrat, gekennzeichnet durch folgende Schritte:909886/0734Der Reihenfolge nach Herstellung eines ersten und eines zweiten Isolierfilms unterschiedlicher Ätzeigenschaften auf der polycristallinen Halbleiterschicht ; Ätzen des zweiten Isolierfilms gemäß einem bestimmten Maskenmuster; Ätzen des zweiten Isolierfilms unter Verwendung der stehen gebliebenenTeilbereiche des zweiten Isolationsfilms als Maske ;Implantieren von Ionen einer Verunreinigung in eine freigelegte Oberfläche der polycristallinen Halbleiterschicht unter Verwendung der stehen gebliebenen Teilbereiche der ersten und zweiten Isolierfilme als Maske ; Flankenätzung der stehen gebliebenen Teilbereiche des ersten Isolationsfilms zur Freilegung eines Teilbereichs desjenigen Teilbereichs der polycristallinen Halbleiterschicht, die nicht mit den Ionen implantiert wurde ; Entfernung des zweiten Isolationsfilms ;Ätzen des freigelegten Teilbereichs der nichtionenimplantierten polycristallinen Halbleiterschicht zwecks Isolierung und Trennung voneinander der ionenimplantierten polycristallinen Halbleiterschicht und der angrenzenden polycristallinen nichtionenimplantierten Halbleiterschicht unter Bildung eines Vorsprungs auf der ionenimplantierten polycristallinen Halbleiterschicht, wobei der Vorsprung Flankenflächen mit einem negativen Gradienten-Koeffizienten zwischen einem Teilbereich auf de.n Vorsprung an oder nahe dem Substrat und dem oberenEnde des Vorsprungs hat und Schaffung an dieser polycristalIinen Halbleiterschicht einer konkaven Flankenkante mit einem positiven Gradienten-Koeffizienten zwischen einem Teilbereich an oder nahe dem Substrat und einem Ende der konkaven Flankenkante ;909886/0734η 954Bedecken einer Oberfläche des Substrats mit einem vierten Isolationsfilm ; Entfernen des ersten Isolationsfilms, der über dem Teilbereich der nichtionenirrr plantierten polycristallinen Halbleiterschicht liegt ; Dotieren einer Verunreinigung in den polycristallinen Halbleiterbereich, der nicht mit Ionen implantiert ist ;Abdecken der Oberfläche des Substrats mit einem fünften Isolierfilm.16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Substrat ein Halbleitersubstrat und einen hierauf aufgebrachten Isolationsfilm umfaßt.17. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch folgende Schritte:Herstellung einer polycristallinen Halbleiterschicht auf einem Substrat; Nacheinanderaufbringen eines ersten und eines zweiten Isolationsfilms mit unterschiedlichen Atzeigenschaften auf der polycristallinen Halbleiterschicht; Atzen des zweiten Isolierfilms gemäß einem vorbestimmten Makenmuster ; Ätzen des ersten Isolationsfilms unter Verwendung der stehen gebliebenen Teilbereiche des zweiten Isolationsfilms als Maske ;Flankenätzung der stehen gebliebenen Teilbereiche des ersten fsolafionsfÜms zur Freilegung eines Teilbereichs der polycristallinen Halbleiterschicht, soweit sie nicht mit Ionen einer Verunreinigung implantiert wunde ; Implantieren von Ionen der Verunreinigung in eine freigelegte Oberfläche der polycristallinen Halbleiterschicht unter Verwendung der stehen gebliebenen Teilbereiche des ersten und zweiten isolationsfilms als Masken ;909886/0734Entfernen des zweiten Isolationsfilms ;Ätzen des freigelegten Teilbereichs der nichtionenimplantierten polycristallinen Halbleiterschicht zwecks Isolations und Trennung voneinander der ionenimplantierten polycristallinen Halbleiterschicht und benachbarter nichtionenimplantierten polycristallinen Halbleiterschicht unter Bildung eines Vorsprungs auf der ionenimplantierten polycrisfallinen Halbleiterschicht, wobei der Vorsprung Flankenflächen mit einem negativen Gradienten-Koeffizienten zwischen einem Teilbereich auf dem Vorsprung an oder nahe des Substrats und dem oberen Ende des Vorsprungs hat und Bildung konkaver Flankenkanten an der polycristallinen Halbleiterschicht, die einen positiven Gradienten-Koeffizienten zwischen einem Teilbereich an oder nahe dem Substrat und einem Ende der konkaven Flankenkanten haben ; Abdecken einer Oberfläche des Substrats mit einem vierten Isolationsfilm ; Entfernung des ersten Isolutionsfilms, der über dem Teilbereich der polycristallinen Halbleiterechicht liegt, die nichtionenimplantiert wurde ; Dotieren einer Verunreinigung in einen Teilbereich der polycristallinen Halbleiterschicht, die nichtionenimplantiert ist und
Abdecken der Oberfläche des Substrats mit einem fünften Isolationsfilm.18. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch folgende Schritte:Herstellung einer polycristallinen Halbleiterschicht auf einem Substrat; Der Reihenfolge nach Herstellung eines ersten und zweiten Isolationsfilms mit jeweils unterschiedlichen Ätzeigenschaften auf der polycristallinen Halbleiterschicht; Ätzen des zweiten Isolationsfilms gemäß einem vorbestimmten Maskenmuster ;909886/0734Atzen des ersten Isolationsfilms unter Verwendung der stehen gebliebenen Teilbereiche des zweiten Isolationsfilms als Maske ;Ionenimplantation einer Verunreinigung in einen freiliegenden Teilbereich der polycristallinen Halbleiterschicht unter Verwendung stehen gebliebener Teilbereiche der ersten und zweiten Isolationsfilme als Masken ;Flankenätzung der stehen gebliebenen Teilbereiche des ersten Isolationsfilms zur Freilegung eines Teilbereichs der zweiten , nichtionenimplantierten polycristallinen Halbleiterschicht ;Atzen der freiliegenden Teilbereiche der polycristallinen Halbleiterschicht, die nicht mit Ionen implantiert wurde, zwecks Abtrennung eines ionenimplantierten polycristallinen Halbleiterbereichs von einem polycristallinen Halbleiterbereich, der nicht mit diesen Ionen implantiert wurde und eine relativ kleine Dicke hat ; Wärmeoxidation der Substratoberfläche zur Oxidierung des relativ dünnen richtionenimplantierten polycristallinen Halbleiterbereichs zwecks Isolation und Trennung desselben von dem ionenimplantierten polycristallinen Halbleiterbereich unter Schaffung für den isolierten und getrennten polycristallinen Halbleiterbereich eines Vorsprungs, der Flankenflächen mit einem negativen Gradienten-Koeffizienten zwischen einem Teilbereich des Vorsprungs an oder nahe des Substrats und einem Ende des Vorsprungs hat und Schaffung für den isolierten und abgetrennten polycristallinen Halbleiterbereich einer Mesa-Form, die einen positiven Gradienten-Koeffizienten oder nahe dem Substrat hat;Entfernung des nichtionenimplantierten polycristallinen Halbleiterbereichs ; Dotieren des nichtionendotierten polycristallinen Halbleiterbereichs mit einer Verunreinigung und909886/0734Abdecken der Substratfläche mit einem dritten Isolationsfilm.19. Verfahren zur Herstellung einer Halbleitervorrichtung , gekennzeichnet durch folgende Schritte:Herstellung einer polycristallinen Halbleiterschicht auf einem Substrat; der Reihenfolge nach Herstellung eines ersten und zweiten Isolationsfilms , die unterschiedliche Ätzeigenschaften haben, auf der polycristallinen Halbleiterschicht; Ätzen des zweiten Isolationsfilms gemäß einem vorbestimmten Maskenmuster ; Ätzen des ersten Isolationsfilms unter Verwendung der stehen gebliebenen Teilbereiche des zweiten Isolationsfilms als Maske ;Flankenätzung der stehen gebliebenen Teilbereiche des ersten Isolationsfilms durch Freilegung eines Teilbereichs der polycristallinen Halbleiterschicht, die nicht mit Ionen einer Verunreinigung implantiert wurde ;Implantieren der Ionen der Verunreinigung in einen freigelegten Teilbereich der polycristallinen Halbleiterschicht unter Verwendung der stehen gebliebenen Teilbereiche des ersten und zweiten Isolationsfilms als Masken ;Ätzen der freigelegten Teilbereiche der polycristallinen Halbleiterschicht, die nicht mit Ionen implantiert wurde, zwecks Abtrennung eines ionen implantierten polykristallinen Halbleiterbereichs von einem polycristallinen Halbleiterbereich, in dem die Ionen nicht implantiert wurden und der eine relativ kleine Dicke hat ; Wärmeoxidation der Substratoberfläche zwecks Oxidation des relativ dünnen nicht*· implantierten polycristallinen Halbleiterbereichs zur Isolation und Abtrennung desselben von dem ionenimplantierten polycristallinen Halbleiterbereich unter Schaffung für den isolierten und abgetrennten polycristallinen Halbleiterbereich eines Vorsprungs,909886/0734der Flankenflächen mit einem negativen Gradienten-Koeffizienten zwischen einem Teilbereich des Vorsprungs an oder nahe dem Substrat und einem Ende des Vorsprungs hat undSchaffung für diesen isolierten und abg etrennten polycristailinen Halbleiterbereich einer Mesa-Form mit positiven Gradienten-Koeffizienten an oder nahe dem Substca* ; Entfernen des Isolationsfilms, der den nichtionenimplantierten polycristajlinen Halbleiterbereich bedeckt;Dotieren des nichtionendotierten polycristailinen Halbleiterbereichs mit einer Verunreinigung und
Abdecken der Substratfläche mit einem dritten Isolationsfilm.20. Verfahren zur Herstellung eines bipolaren Transistors, gekennzeichnet durch folgende Schritte:Selektives Oxidieren eines Halbleitersubstrats eines ersten Leitfähigkeitsryps zur Herstellung eines ersten Isolierbereiches, der sich in das Substrat hinein erstreckt und zur gleichzeitigen Herstellung eines Basis-Diffusionsfensters, das von diesem Bereich umgeben ist;Herstellung eines Basisbereichs mit einem zweiten Leitfähigkeitstyp durch dieses Fenster hindurch ;Herstellung einer polycristailinen Siliziumschicht und zweiter und dritter Isolationsschichten, weichletztere unterschiedliche Atzeigenschaften auf dem Substrat haben ; Selektives Ätzen der dritten Isolationsschicht zur Bildung eines dritten Isolationsbereichs auf dem Basisbereich und nahe dessen Mittel-Teilbereichs ;909886/0734Ätzen der zweiten Isolationsschicht zur Bildung eines zweiten Isolationsbereichs unter Verwendung des dritten Isolationsbereichs als Maske ; Implantieren von Verunreinigungs-Ionen, die den gleichen Leitfähigkeitstyp wie der Basisbereich hat, in die zweite polycristalline Siliziumschicht unter Verwendung der zweiten und dritten Isolationsbereiche als Maske , unter Abtrennung dieser in einen ionenimplantierten Bereich und einen nicht mit diesen Ionen implantierten Bereich ; Flankenätzung des zweiten isolierenden Bereichs zur Freilegung des nichtionenimplantierten polycristallinen Siliziumbereichs ;Ätzen des nichtionenimplantierten Bereichs zwecks Isolation und Abtrennung der implantierten und nichtimplantierten Bereiche ;Bildung eines Wärmeoxidfilms auf der Oberfläche des Substrats und gleichzeitiges Eindiffundieren einer Verunreinigung in denjenigen ionenimplantierten Bereich, der dem Basisbereich benachbart ist, zur Bildung eines Basiskontakis ; Entfernen des Isolationsfilms zur Freilegung des polycristallinen Siliziumbereichs, der nicht mit den Ionen implantiert wurde ;Eindiffundieren einer Verunreinigung des ersten Leitfähigkeitstyps in den freigelegten polycristallinen Siliziumbereich zwecks Herstellung eines Emitterbereichs eines ersten Leitfähigkeitstyps in dem Basisbereich des Halbleitersubstrats und Herstellung von Verdrahtungsschichten in dem ionenimplantierten Bereich und in den mit einer Verunreinigung des ersten Leitfähigkeitstyps diffundierten Bereichen.21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß nach der Entfernung des zweiten Isolationsfilms Ionen einer Verunreinigung eines zweiten Leitfähigkeiistyps909886/0734- /It-so implantiert werden, daß die Spitze der Ionen in einer Tiefe erscheinen, die gleich der Dicke des Wärmeoxidfilms ist, der über dem Substrat liegt.22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt zur Ionenimplantation in die polycristalline Siliziumschicht mehrmals durchgeführt wird, so daß die Spitzen der implantierten Ionen in unterschiedlichen Tiefen erscheinen.23. Verfahren zur Herstellung eines bipolaren Transistors, gekennzeichnet durch folgende Schritte:Selektives Oxidieren eines Halbleitersubstrats eines ersten Leitfähigkeitstyps zur Herstellung eines ersten Isolierbereichs, der sich in das Substrat hinein erstreckt und zur gleichzeitigen Herstellung eines Basis-Diffusionsfensters, das von diesem Bereich umgeben ist;Herstellung eines Basisbereichs mit einem zweiten Leitfähigkeitstyp durch das Fenster hindurch ;Herstellung einer polycristallinen Siliziumschicht und zweiter und dritter Isolationsschichten mit unterschiedlichen Atzeigenschaften auf dem Substrat ; Selektives Ätzen der dritten Isolationsschicht zur Herstellung eines dritten Isolationsbereichs auf dem Basisbereich und nahe dessen Mitten-Teilbereichs ; Ätzen der zweiten Isolationsschicht zur Herstellung eines zweiten Isolationsbereichs unter Verwendung des dritten Isolationsbereichs als Maske ; Flankenätzung des zweiten Isolationsbereichs zur Freilegung des polycrisfallinen Siliziumbereichs, der nicht mit solchen Ionen einer Verunreinigung implantiert wurde, die vom gleichen Leitfähigkeitstyp wie der Basisbereich sind ;909886/0734Implantieren der Ionen in die polycristalline Siliziumschicht unter Verwendung des zweiten und dritten Isolationsbereichs als Masken mit Abtrennung dieser in einen implantierten Bereich und einen nicht mit diesen Ionen implantierten Bereich ; Ätzen des nichtimplantierten Bereichs zwecks Isolation und Abtrennung der implantierte und nichtimplantierten Bereiche ;Bildung eines Wärmeoxidationsfilms auf der Oberfläche des Substrats und gleichzeitiges Eindiffundieren einer Verunreinigung in den ionenimplantierten Bereich zur Herstellung eines Basiskontakts ;Entfernen des Isolationsfilms zur Freilegung des polycristallinen Siliziumbereichs, der nicht mit Ionen implantiert wurde ;Diffundieren einer Verunreinigung des ersten Leitfähigkeitstyps in den freigelegten polycristallinen Siliziumbereich zwecks Herstellung eines Emitterbereichs des ersten Leitfähigkeitstyps in dem Basisbereich des Halbleitersubstrats und Bildung von Verdrahtungsschichten in dem ionenimplantierten Bereich und in den mit einer Verunreingung des ersten Leitfähigkeitstyps diffundierten Bereichen.24. Verfahren zur Herstellung eines bipolaren Transistors, gekennzeichnet durch folgende Schritte:Auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps aufeinanderfolgend Herstellung einer ersten polycristallinen Siliziumschicht eines ersten Isolationsfilms mit ersten Ätzeigenschaften, eines zweiten Isolationsfilms mit zweiten Äfzeigenschaften, eines dritten Isolationsfilms mit ersten Atzeigenschaften.Der zweite Isolationsfilm hat eine Verunrein ig ungs-Konzentration, die sich von einem Teilbereich aus, der in Kontakt mit dem ersten Isolationsfilm ist, nach oben vergrößert ;909886/0734Selektives Ätzen des dritten fsolationsfilms gemäß einem vorgegebenen Muster ; Ätzen des zweiten Isolationsfilms unter Verwendung der stehen gebliebenen Teilbereiche des dritten Isolationsfilms als Maske bis zu einem Punkt, der nach innen einen Abstand von einer Kante des dritten Isolationsfilms hat, zwecks Bildung eines zweiten Isolationsbereichs von umgekehrt kegelförmiger Gestalt; Ionenimplantation einer Verunreinigung in die zweiten und dritten Isolationsfilme unter Verwenduna Wrr stehen gebliebenen Teilbereiche des dritten Isolationsfilms ; Entfernung der Teilbereiche des ersten und zweiten Isolationsfilms, in denen Ionen implantiert wurden ;Erwärmen einer ersten polykristallinen Siliziumschicht um den ersten nichtionenimplantierten Isolationsbereich des ersten Isolationsfilms zwecks Wärmeoxidation der ersten polycristallinen Sili/iumschicht bis zur Oberfläche des Substrats unfe: Verwendung des ersten stehen gebliebenen Isolationsbereichs als Maske, wobei ein Basisbereichfenster gebildet wird ;Herstellung einer nichtdotierten zweiten polycristallinen Siliziumschicht auf der gesamten Oberfläche des Substrats ;Ionenimplantation einer Verunreinigung eines ersten Leitfähigkeitsfyps.unter Verwendung der zweiten polycristallinen Siliziumschicht, die auf dem zweiten, umgekehrt kegelförmigen, isolierenden Bereich niedergeschlagen wurde als Maske zur Umwandlung der ersten und zweiten polycristallinen Siliziumschichten in einen ionenimplantierfen Bereich und einen teilweise freigelegten und ηichtionenimplantierten Bereich ; Ätzen des freigelegten und nichtimplantierten Bereichs zur Herstellung eines inselförmigen polycristallinen Siliziumbereichs mit einem Spitzenbereich, der in den ersten isolierenden Bereich ragt, wobei der inselförmige polycristalline Siliziumbereich909886/0734π 954 yr-* /77 -von dem ionenimplantierten polycristallinen Siliziumbereich isoliert und abgetrennt ist;Entfernen des zweiten Isolationsbereichs ;Ätzen des ionenimplantierten Bereichs , um ihn so zu ändern, daß er eine vorbestimmte Gestalt hat;Erhitzen des Substrats zur Herstellung eines Wärmeoxidfilms auf der Oberfläche des Substrats und mit dem Ziel, gleichzeitig die durch Ionen in den polycrisfallinen Silizium bereich implantierte Verunreinigung, die in Kontakt mit dem Substrat ist, hierhinein diffundieren zu lassen zwecks Herstellung eines Basiskontakts des ersten Leitfähigkeitstyps ;Implantieren von Ionen einer Verunreinigung des ersten Leitfähigkeitstyps in einen Bereich auf der Oberfläche des Substrats, der mit dem Basiskontakt verbunden ist, zur Bildung eines Basisbereichs ;Entfernen des ersten Isolationsfilms auf dem polycristallinen Siliziumbereich, der nichtionenimplantiert ist ;Diffusion der Verunreingung des ersten Leitfähigkeitstyps in den polycristallinen Siliziumbereich, der nicht mit Ionen implantiert ist, zur Herstellung eines Emitierbereichs eines zweiten Leitfähigkeitstyps in dem polycristallinen Siliziumbereich, der nichhionenimplantiert ist undHerstellung von Verdrahtungsschichten für den ionenimplantierten Bereich und für den polycristallinen Siliziumbereich, der mit der Verunreinigung des ersten Leitfähigkeitstyps diffundiert ist.909886/073425. Verfahren zur Herstellung eines Flächen-Feldeffekt-Transistors, gekennzeichnet durch folgende Schritte:Aufeinanderfolgende Herstellung eines Halbleiterstubstrats eines ersten Leitfähigkeitstyps, einer ersten polycristallinen Siliziumschicht, eines ersten Isolationsfilms mit einer ersten Atzeigenschaft, eines zweiten Isolationsfilms mit einer zweiten Atzeigenschaft und eines dritten Isolationsfilms mit der ersten Ätzeigenschaft ; der zweite Isolationsfilm hat eine Verunreinigungskonzentration, die sich von demjenigen Teilbereich aus erhöht, der im Kontakt mit dem ersten Isolationsfilm steht in Richtung nach oben ;Selektives Atzen des dritten Isolationsfilms gemäß einem vorgegebenen Muster ; Atzen des zweiten Isolationsfilms unter Verwendung stehen gebliebener Teilbereiche des ersten Informationsfilms bis zu einem Punkt, der von der Kante des dritten Isolationsfilms einen Abstand hat, wodurch ein zweiter Isolationsbereich von umgekehrt kegelförmiger Gestalt gebildet wird ;Ionenimplantation mit einer Verunreinigung in den dritten und ersten Isolationsfilm unter Verwendung der stehen gebliebenen Teilbereiche des dritten Isolationsfifms ; Entfernung des dritten und ersten Isolationsfilms, der mit Ionen implantiert wurde ; Erwärmen einer ersten polycristallinen Siliziumschicht um den ersten nichtionenimplantierten isolierenden Bereich herum des ersten Isolationsfilms zwecks Wärmeoxidation der ersten polycristallinen Siliziumschicht bis zur Oberfläche des Substrats hinauf unter Verwendung des stehen gebliebenen ersten Isolierbereichs als Maske ; Herstellung einer nichtdotierten zweiten polycristallinen Siliziumschicht über der gesamten Oberfläche des Substrats ;
Ionenimplantation einer Verunreinigung des ersten Leitfähigkeitstyps unter Verwendung909886/0734der zweiten polycristallinen Siliziumschicht - niedergeschlagen auf der umgekehrten kegelförmigen zweiten Isolationsschicht- als eine Maske zur Umwandlung der ersten und zweiten polycristallinen Siliziumschichten in erste und zweite, die mit Ionen implantiert sind und einen teilweise freiliegenden Bereich, der nicht mit Ionen implantiert ist;Ätzen des freiliegenden und nichtimplantierten Bereichs zur Herstellung eines inselförmigen ersten polycristallinen Siliziumbereichs , dessen Spitzen-Teilbereich in den ersten isolierenden Bereich ragt, wobei der inselförmige polycristalline Siiiziumbereich isoliert und abgetrennt ist von dem polycristallinen Siiiziumbereich, in den die Ionen implantiert sind ;Entfernung des zweiten isolierenden Bereichs ;Ätzen des ionen implantierten Bereichs ,um diesem eine vorbestimmte Form zu geben ; Erwärmen des Substrats zwecks Formung eines Wärme-Oxidationsfilms auf der Oberfläche des Substrats und um gleichzeitig zu verursachen, daß die in den polycristallinen Siiiziumbereich ionenimplantierte Verunreinigung durch den Kontakt mit dem Substrat hier hinein diffundiert zwecks Bildung eines Basiskontakts eines ersten Leitfähigkeitstyps ; Ionenimplantation eines ersten Leitfähigkeitstyps in einen Bereich auf der Oberfläche des Substrats, der mit der Basis verbunden ist, zwecks Bildung eines Basisbereichs auf diese Weise ;Entfernung des ersten Isolationsfilms auf dem nichtionenimplantierten polycristallinen Siiiziumbereich ;Diffundieren einer Verunreinigung des ersten Leitfähigkeitstyps in den nichtionenimplantierten polycristallinen Siiiziumbereich zwecks Bildung eines Gate-Bereichs auf der Oberfläche des Substrats und954 2Θ"Bilden von Verdrahtungsschichten für den ionenimplantierten Bereich und den mit der Verunreinigung des ersten Leitfähigkeitstyps diffundierten polycristallinen Siliziumbereich.26. Verfahren zur Herstellung eines bipolaren Transistors, gekennzeichnet durch folgende Schritte:Aufeinanderfolgende Herstellung eines Halbleitersubstrats eines ersten Leitfähigkeitstyps , einer ersten polycristallinen Siliziumschicht, eines ersten Isolationsfilms mit ersten Ätzeigenschaften, eines zweiten Isolationsfilms mit zweiten Ätzeigenschaften und eines dritten Isolationsfilms mit ersten Atzeigenschaften ; der zweite Isolationsfilm hat eine Verunreinigungs-Konzentration, die sich von einem Teilbereich im Kontakt mit dem erston Isolationsfilm nach oben erhöht ; Selektives Ätzen des dritten Isolationsfilms gemäß einem vorgegebenen Muster ; Ätzen des zweiten Isolationsfilms unter Verwendung stehen gebliebener Teilbereiche des dritten Isolationsfilms als Maske bis zu einem Punkt, der nach innen zu einen Abstand von einer Kante des dritten Isolationsfilms hat , zwecks Bildung eines zweiten Isolationsbereichs mit umgekehrt kegelförmiger Gestalt; Ionenimplantation einer Verunreinigung in den dritten und ersten Isolationsfilm unter Verwendung der stehen gebliebenen Teilbereiche des dritten Isolationsfilms ; Entfernen der Teilbereiche des dritten und ersten ionenimplantierten Films ; Erwärmen der ersten polycristallinen Siliziumschicht um den ersten nicht ion en implantierten Isolationsbereich des ersten Isolationsfilms zwecks Wärmeoxidation der ersten polycristallinen Siliziumschicht bis zur Oberfläche des Substrats unter Verwendung des stehen gebliebenen ersten Isolationsbereichs zwecks Herstellung eines Basisbereich-fensters; 909886/0734Herstellen einer nichtdotierten zweiten polycristallinen Siliziumschicht über der gesamten Oberfläche des Substrats ;Ionenimplantation einer Verunreinigung des ersten Leitfähigkeitstyps unter Verwendung der zweiten polycristallinen Siliziumschicht - niedergeschlagen auf dem umgekehrt kegelförmigen zweiten isolierenden Bereich - als Maske zur Umwandlung der ersten und zweiten polycristallinen Siliziumschicht in einen ionenimplantierten Bereich und einen Bereich, der teilweise frei liegt und nichtionenimplantiert ist; Ätzen des freiliegenden und nicht implantierten Bereichs zwecks Bildung eines ionenimplantierten polycristallinen Siliziumbereichs und eines relativ dünnen polycristallinen ionenimplantierten Siliziumbereichs der benachbart zu dem ionenirnplantierten polycristallinen Siliziumbereich angeordnet ist;Oxidieren des relativ dünnen nichtionenimplantierten polycristallinen Siliziumbereichs zwecks Isolation und Abtrennung deser ionenimplantierten und nichtionenimplantierfen polycristallinen Siliziumbereiche ;der isolierte und abgetrennte ionenimplantierte Siliziumbereich hat eine Kante, die aus einem Bereich an oder nahe dem Substrat herausragt, der polycristalline nichtimplantierte Siliziumbereich hat Mesa-Form mit Kanten eines positiven Gradienten-Koeffizienten zwischen einem Teilbereich an oder nahe dem Substrat und der Spitze der Mesa-Form, wobei der Oxidationsschritt verursacht, daß eine Verunreinigung in dem ionenimplantierten Bereich in das Substrat hineindiffundiert und so einen Basiskontakt eines ersten Leitfähigkeitstyps bildet;Herstellung eines Basisbereichs durch Ionenimplantation einer Verunreinigung eines ersten Leitfähigkeitstyps in einen Bereich auf der Substratoberfläche, die mit dem Basisbereich verbunden ist;909886/0734ORIGINAL INSPECTED954 2ίEntfernen des ersten Isolationsfilms auf dem nichtionenimplantierten polycristallinen Siliziumbereich ;Diffusion einer Verunreinigung des ersten Leitfähigkeifstyps in den polycristallinen, nichtionenimplantierten Bereich zur Bildung eines Emitter-Bereichs des zweiten Leitfähigkeitstyps in dem Basisbereich in der Substratoberfläche und Bildung von Verdrahtur.gsschichten für den ionenimplantierten polycristallinen Siliziumbereich und für denjenigen polycristallinen Siliziumbereich, in den die Verunreinigung des ersten Leitfähigkeitstyps hineindiffundiert wud.909886/0734
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8799678A JPS5515230A (en) | 1978-07-19 | 1978-07-19 | Semiconductor device and its manufacturing method |
JP8799778A JPS5515231A (en) | 1978-07-19 | 1978-07-19 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2928923A1 true DE2928923A1 (de) | 1980-02-07 |
DE2928923C2 DE2928923C2 (de) | 1989-04-06 |
Family
ID=26429214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792928923 Granted DE2928923A1 (de) | 1978-07-19 | 1979-07-18 | Halbleitervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4379001A (de) |
CA (1) | CA1129118A (de) |
DE (1) | DE2928923A1 (de) |
FR (1) | FR2433833A1 (de) |
GB (1) | GB2030002B (de) |
NL (1) | NL189102C (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0029887A1 (de) * | 1979-12-03 | 1981-06-10 | International Business Machines Corporation | Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor |
EP0038079A1 (de) * | 1980-04-14 | 1981-10-21 | Kabushiki Kaisha Toshiba | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4438556A (en) * | 1981-01-12 | 1984-03-27 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions |
JPS57194572A (en) * | 1981-05-27 | 1982-11-30 | Clarion Co Ltd | Semiconductor device and manufacture thereof |
US4465528A (en) * | 1981-07-15 | 1984-08-14 | Fujitsu Limited | Method of producing a walled emitter semiconductor device |
US4503601A (en) * | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
US4636834A (en) * | 1983-12-12 | 1987-01-13 | International Business Machines Corporation | Submicron FET structure and method of making |
US4551906A (en) * | 1983-12-12 | 1985-11-12 | International Business Machines Corporation | Method for making self-aligned lateral bipolar transistors |
US4546535A (en) * | 1983-12-12 | 1985-10-15 | International Business Machines Corporation | Method of making submicron FET structure |
NL8402223A (nl) * | 1984-07-13 | 1986-02-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
NL8402859A (nl) * | 1984-09-18 | 1986-04-16 | Philips Nv | Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen. |
NL8700640A (nl) * | 1987-03-18 | 1988-10-17 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
KR100329605B1 (ko) * | 1995-09-25 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체소자의금속배선제조방법 |
US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
US7247578B2 (en) * | 2003-12-30 | 2007-07-24 | Intel Corporation | Method of varying etch selectivities of a film |
US20090170331A1 (en) * | 2007-12-27 | 2009-07-02 | International Business Machines Corporation | Method of forming a bottle-shaped trench by ion implantation |
KR101631165B1 (ko) * | 2009-12-14 | 2016-06-17 | 삼성전자주식회사 | 반도체 셀 구조체의 형성방법, 상기 반도체 셀 구조체를 포함하는 반도체 장치의 형성 방법 및 상기 반도체 장치를 포함하는 반도체 모듈의 형성방법 |
FR3051966B1 (fr) | 2016-05-27 | 2018-11-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie |
FR3051965A1 (fr) | 2016-05-27 | 2017-12-01 | Commissariat Energie Atomique | Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie |
FR3051964B1 (fr) * | 2016-05-27 | 2018-11-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie |
CN110471099B (zh) * | 2019-06-28 | 2023-03-10 | 上海芬创信息科技有限公司 | 一种离子传感器及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1417170A (en) * | 1972-12-22 | 1975-12-10 | Mullard Ltd | Methods of manufacturing semiconductor devices |
US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
DE2818090A1 (de) * | 1977-04-25 | 1978-11-02 | Nippon Telegraph & Telephone | Bipolartransistor und verfahren zur herstellung desselben |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928992B2 (ja) * | 1975-02-14 | 1984-07-17 | 日本電信電話株式会社 | Mosトランジスタおよびその製造方法 |
JPS51127682A (en) * | 1975-04-30 | 1976-11-06 | Fujitsu Ltd | Manufacturing process of semiconductor device |
US4162506A (en) * | 1976-04-27 | 1979-07-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor integrated circuit device with dual thickness poly-silicon wiring |
JPS539469A (en) * | 1976-07-15 | 1978-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device having electrode of stepped structure and its production |
NL7703941A (nl) * | 1977-04-12 | 1978-10-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze. |
FR2417853A1 (fr) * | 1978-02-17 | 1979-09-14 | Thomson Csf | Procede de realisation d'un transistor de type mos et transistor realise selon ce procede |
JPS54140483A (en) * | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
US4290185A (en) * | 1978-11-03 | 1981-09-22 | Mostek Corporation | Method of making an extremely low current load device for integrated circuit |
JPS5586151A (en) * | 1978-12-23 | 1980-06-28 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor integrated circuit |
US4274891A (en) * | 1979-06-29 | 1981-06-23 | International Business Machines Corporation | Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition |
US4234357A (en) * | 1979-07-16 | 1980-11-18 | Trw Inc. | Process for manufacturing emitters by diffusion from polysilicon |
US4240845A (en) * | 1980-02-04 | 1980-12-23 | International Business Machines Corporation | Method of fabricating random access memory device |
-
1979
- 1979-07-17 CA CA331,965A patent/CA1129118A/en not_active Expired
- 1979-07-18 FR FR7918558A patent/FR2433833A1/fr active Granted
- 1979-07-18 US US06/058,417 patent/US4379001A/en not_active Expired - Lifetime
- 1979-07-18 GB GB7924980A patent/GB2030002B/en not_active Expired
- 1979-07-18 DE DE19792928923 patent/DE2928923A1/de active Granted
- 1979-07-19 NL NLAANVRAGE7905607,A patent/NL189102C/xx not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1417170A (en) * | 1972-12-22 | 1975-12-10 | Mullard Ltd | Methods of manufacturing semiconductor devices |
US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
DE2818090A1 (de) * | 1977-04-25 | 1978-11-02 | Nippon Telegraph & Telephone | Bipolartransistor und verfahren zur herstellung desselben |
Non-Patent Citations (1)
Title |
---|
J. Electrochem. Soc.: Solid-State Science and Technology, Bd. 125, Mai 1978, Nr. 5, S. 827-828 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0029887A1 (de) * | 1979-12-03 | 1981-06-10 | International Business Machines Corporation | Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor |
EP0038079A1 (de) * | 1980-04-14 | 1981-10-21 | Kabushiki Kaisha Toshiba | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
Also Published As
Publication number | Publication date |
---|---|
FR2433833A1 (fr) | 1980-03-14 |
US4379001A (en) | 1983-04-05 |
CA1129118A (en) | 1982-08-03 |
GB2030002B (en) | 1983-03-30 |
NL7905607A (nl) | 1980-01-22 |
DE2928923C2 (de) | 1989-04-06 |
NL189102C (nl) | 1993-01-04 |
FR2433833B1 (de) | 1984-01-13 |
NL189102B (nl) | 1992-08-03 |
GB2030002A (en) | 1980-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2928923A1 (de) | Halbleitervorrichtung | |
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3019850C2 (de) | ||
DE69632567T2 (de) | MOS-Transistor und Verfahren zur Herstellung desselben | |
DE3245064C2 (de) | ||
DE2916364C2 (de) | ||
EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
DE4235534A1 (de) | Verfahren zum isolieren von fets | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE2809233A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE19909993A1 (de) | Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis | |
DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
EP0030640A2 (de) | Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE2103468C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE2645014C3 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
DE19750221B4 (de) | Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung | |
DE3018594C2 (de) | Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |