DE19741891C2 - Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen Verbindungsstruktur in einer integrierten Halbleiterstruktur - Google Patents
Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen Verbindungsstruktur in einer integrierten HalbleiterstrukturInfo
- Publication number
- DE19741891C2 DE19741891C2 DE19741891A DE19741891A DE19741891C2 DE 19741891 C2 DE19741891 C2 DE 19741891C2 DE 19741891 A DE19741891 A DE 19741891A DE 19741891 A DE19741891 A DE 19741891A DE 19741891 C2 DE19741891 C2 DE 19741891C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- melting metal
- heavy
- region
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Description
Die Erfindung betrifft ein Verfahren zum gleichzeitigen Bilden von Metall
silicid und einer lokalen Verbindungsstruktur in einer integrierten Halbleiterstruktur
nach dem Oberbegriff des Anspruchs 1.
Aus US 5 010 032 ist ein Verfahren zur Herstellung von CMOS-Strukturen
bekannt, die schwer schmelzende Metallnitridverbindungsschichten enthalten.
Insbesondere offenbart dieser Stand der Technik eine Prozeßführung, bei der
Titan auf die Source-/Drainbereiche und das benachbarte Oxid abgeschieden und
dann in einer stickstoffhaltigen Atmosphäre durch schnelle thermische Bearbei
tung (RTP) erhitzt wird zur Bildung von TiN auf dem Oxid und einer gestapelten
TiN/TiSi2-Schicht auf den Source-/Drainbereichen.
Als nachteilig hat sich erwiesen, daß der Prozeß gemäß US 5 010 032 zur
Bildung von ungleichmäßigem Silicid aufgrund von Oxidrinnen, d. h. Anziehen von
Oxid in das Silicid während der Silicidbildung, führen kann. Stickstoff kann eben
falls mit schädlichem Effekt während des RTP-Schrittes in das Titan diffundieren.
US 5 567 651 beschreibt einen Prozeß zur Bildung von Kobaltsilicid auf
Source-/Drainbereichen und Polysiliciumgategebieten einer MOS-Struktur. Ein
Titannitridfilm wird auf einem Kobaltfilm abgeschieden, nachdem das Polysilicium
gate strukturiert, Source/Drain implantiert und Seitenwandspacer gebildet worden
sind. Danach wird eine schnelle thermische Behandlung durchgeführt, die das
Kobalt in CoSi umwandelt, ein selektiver Ätzvorgang wird danach ausgeführt, um
die TiN-Schicht und nicht reagiertes Kobalt zu entfernen. Anschließend wird eine
zweite Wärmebehandlung ausgeführt, um CoSi in die CoSi2-Phase mit einem
niedrigen ohmischen Widerstand umzuwandeln.
Aus US 5 589 417 ist ein Verfahren bekannt, bei dem lokale Verbindungen
aus Titansilicidschichten durch Reaktion einer Siliciumschicht mit einer darunter
befindlichen Titanschicht, die auf einer Titannitrid-Schicht aufgebracht wird,
erzeugt werden.
Aus US 5 318 924 ist es bekannt, eine Titan-Wolfram-Schicht aufzubringen,
nachdem über den Source-, Drain- und Gatebereichen Titansilicid gebildet wurde,
die mit einer Maske versehen mehrfach geätzt wird, um lokale Verbindungen
auszubilden.
Aus US 5 190 893 ist es bekannt, nachdem Silicid-Bereiche ausgebildet
sind, lokale Verbindungen hierzwischen dadurch auszubilden, daß eine Titan
schicht aufgebracht wird, die nach Maskieren und Ätzen thermisch in Titannitrid
umgewandelt wird.
Aus US 5 122 225 ist ein Verfahren der eingangs genannten Art bekannt,
bei dem eine Titanschicht auf die Halbleiterstruktur aufgebracht und thermisch
gegebenenfalls in einer Stickstoffatmosphäre behandelt wird, so daß einerseits
über den Source-, Drain- und Gatebereichen Titansilicid und andererseits ober
seitig Titannitrid gebildet wird. Daran schließen sich eine Maskierungs- und Ätz
vorgang an, um eine lokale Verbindungsstruktur auszubilden, die zu wesentlichen
Teilen aus metallischem Titan besteht.
Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbegriff des
Anspruchs 1 zu schaffen, das die Bildung einer gut leitenden lokalen Verbin
dungsstruktur erlaubt.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des
Anspruchs 1 gelöst.
Bevorzugt basiert das Verfahren auf einer Abscheidungsfolge einer Titan
schicht und einer TiN-Abdeckung in situ, beides in einem hohen Vakuum ohne
Unterbrechung des Vakuums.
Bevorzugt werden nach einem Durchlaufen eines N+-Übergang-Glühens
nacheinander ein Titanfilm und ein TiN-Film abgeschieden und in einer Stick
stoffumgebung zur Bitdung eines Silicidfilms auf den exponierten Source/-Drain-
und Gatebereichen geglüht. Eine lokale Verbindungsmaske wird dann verwendet
zur Bildung von lokalen Verbindungsresiststrukturen. Unerwünschtes TiN und nicht
reagierter Titanfilm werden dann weggeätzt, ohne daß das Silicid noch das
Feldoxid angegriffen werden. Nach dem Ätzen werden das erhaltene Silicid und
die lokalen Verbindungen erneut in einer Stickstoffumgebung ausgeheizt, um den
Flächenwiderstand des Silicids und der lokalen Verbindungen zu reduzieren und
um den Titanfilm auf dem Feldoxid in einen TiN-Film umzuwandeln.
Die Anwesenheit einer TiN-Kappe auf dem Titanfilm während des ersten
Ausheizens hilft zur Ausbildung einer gleichmäßigen niederohmigen Titansilicid
schicht auf den Source-/Drain-/Gatebereichen. Dies ist eine Folge davon, daß die
TiN-Kappe das Titan davor schützt, von dem Oxid verschmutzt zu werden, wenn
es der Luftatmosphäre ausgesetzt wird, insbesondere, wenn der Wafer eine
Zeitlang warten muß, bevor der nächste Verfahrensschritt ausgeführt wird. Das
Vorhandensein von Oxid in dem Titanfilm erfordert hohe schnelle thermische
Bearbeitungs-(RTP)-Temperaturen, um einen niederohmigen Silicidfilm zu bilden.
Die TiN-Kappe verhindert zusätzlich eine Stickstoff-Diffusion in den Titanfilm
während des anfänglichen RTP-Schrittes, der in einer Stickstoffumgebung aus
geführt wird. Die anfängliche RTP-Temperatur kann folglich reduziert werden. Das
macht die Bildung eines niederohmigen Silicidfilms auf schmalen Leitungen viel
einfacher. Darüberhinaus verhindert die TiN-Kappe die Umwandlung von Titan in
thermisches TiN während des RTP-Schrittes, so daß der Silicidschichtanschluß im
Vergleich zu üblichen Techniken gleichmäßiger ist.
Die gleiche TiN-Kappe und der darunterliegende Titanfilm können als eine
lokale Verbindungsschicht verwendet werden, wenn eine lokale Verbindungsmas
ke eingesetzt wird und unerwünschtes TiN und nicht reagiertes Titan entfernt
werden.
Kobalt kann anstelle von Titan mit der Ausbildung der TiN-Kappe auf dem
Kobaltsilicid verwendet werden. Kobaltsilicid ist wegen der folgenden Vorteile
intensiv untersucht worden. Erstens ist es weniger empfindlich gegenüber Do
tierungssubstanzen als Titansilicid. Zeitens diffundiert während der Silicidbildung
Kobalt in das Silicium, wodurch die Gefahr einer Brückenbildung, die Kurzschlüsse
zwischen den Source-/Drainbereichen und dem Gatebereich hervorruft, verringert
wird. Drittens hat das Kobaltsilicid einen ähnlichen oder besseren Kontaktwider
stand zu n+- oder p+-Silicium als Titansilicid. Viertens bietet Kobaltsilicid eine hohe
Ätzempfindlichkeit gegenüber Titansilicid, so daß eine Kontakttiefendifferenz kein
Problem ist.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschrei
bung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand des in den beigefügten Abbil
dungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1A-1E zeigen Teilquerschnitte zur Darstellung einer Folge von
Schritten zur gleichzeitigen Herstellung von Metallsilicid und lokalen Verbindun
gen.
Unter Bezugnahme auf die Fig. 1A-1E wird nachfolgend eine erfindungs
gemäße Prozeßführung zur gleichzeitigen Herstellung von Titansilicid und lokalen
Verbindungen in einer integrierten Halbleiterstruktur beschrieben. Die anfängliche
Fertigungsfolge durchläuft in bekannter Weise die Bildung der p+- und n+-Über
gänge in einer üblichen MOS-Technikausführung, die in Fig. 1A dargestellt ist.
Nach der Bildung der p+- und n+-Übergänge folgt ein Standardvorreinigungsschritt.
In Fig. 1A ist ein über dem Feldoxidbereich ausgebildeter Polysiliciumwiderstand
dargestellt.
Unter Bezugnahme auf Fig. 1B wird nach einem Übergang-Ausheizen eine
Titanschicht 10 mit einer Dicke von etwa 50 nm auf der Struktur gemäß Fig. 1 ab
geschieden, gefolgt von einer Abscheidung einer etwa 50 nm dicken Schicht eines
N-Films 12 in situ ohne Unterbrechung des Vakuums. Der Titanfilm 10 und der
TiN-Film 12 werden dann in einer Stickstoffumgebung bei einer Temperatur von
etwa 700°C für etwa 60 Sekunden ausgeheizt, wodurch ein Silicidfilm 14 auf den
exponierten Source-, Drain- und Gatebereichen ausgebildet wird, wie in Fig. 1C
dargestellt ist.
Bezugnehmend auf Fig. 1D wird dann zur Ausbildung lokaler Verbindungs
resiststrukturen eine lokale Photoresistverbindungsmaske 16 verwendet. Danach
wird der freiliegende TiN-Film 12 und der nicht reagierte Titanfilm 10 unter Ver
wendung eines nassen Titanablösevorgangs (beispielsweise NH4OH : H2O2 : H2O) in
einem Verhältnis von 1 : 1 : 5) ohne Angriff des Silicids und des Feldoxids (FOX)
weggeätzt, so daß ein Teil des TiN-Films 12 und des darunterliegenden Titanfilms
10 zurückbleiben, die sich zwischen dem Silicid auf einem Source-/Drainbereich
14 und dem Silicid auf dem Widerstand erstrecken. Nach einem Ätzvorgang wird
das Silicid und die Verbindung bei 800°C für 30 Sekunden, wiederum in einer
Stickstoffumgebung ausgeheizt, um den Flächenwiderstand des Silicids und der
lokalen Verbindung zu verringern und um den Titanfilm 10 in der lokalen Ver
bindung in einen TiN-Film umzuwandeln. Die sich daraus ergebende Struktur ist in
Fig. 1E dargestellt.
Die vorstehend beschriebene Prozeßführung kann ebenfalls unter Ver
wendung von Kobalt anstelle von Titan durchgeführt werden mit einer auf dem
Kobalt nachfolgend in situ ohne Unterbrechung des Vakuums ausgebildeten TiN-
Kappe.
Ferner kann die lokale Verbindung dazu verwendet werden, die Drain- und
Gategebiete in einer ähnlichen Weise zu überbrücken.
Claims (7)
1. Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen
Verbindungsstruktur in einer integrierten Halbleiterstruktur durch Ausbilden eines
ersten und zweiten voneinander beabstandeten Source-/Drainbereiches (S/D) in
einem aktiven Strukturbereich eines Siliciumsubstrats, wobei der aktive Struktur
bereich durch Feldoxidbereiche festgelegt wird, die im Substrat benachbart dem
aktiven Strukturbereich ausgebildet werden, wobei die beiden voneinander beab
standeten Source-/Drainbereiche (S/D) einen zwischenliegenden Kanal
bereich festlegen, über dem ein durch eine Gateoxidschicht separierter Gate
bereich ausgebildet wird, Oxidseitenwandspacer am Gatebereich ausgebildet
werden und ein leitendes Element angebracht wird, wobei auf der so gebildeten
integrierten Halbleiterstruktur eine Schicht (10) eines schwer schmelzenden Me
talls und hierauf eine Schicht (12) eines schwer schmelzenden Metallnitrids aus
gebildet wird, ein erster schneller thermischer Bearbeitungsschritt zum Ausbilden
von schwer schmelzendem Metallsilicid (14) auf den Source-/Drainbereichen (S/D)
und auf dem Gatebereich ausgeführt, dann eine lokale Verbindungsmaske (16)
zum Schutz eines Teils der Schicht (12) aus schwer schmelzendem Metallnitrid
und der darunterliegenden Schicht (10) aus schwer schmelzendem Metall aus
gebildet wird, wobei dieser Teil sich von einem gewählten Gebiet des
Source-/Drainbereiches (S/D) zu dem leitenden Element erstreckt und einen
lokalen Verbindungsbereich festlegt, danach nicht von der lokalen Verbindungs
maske (16) geschützte Bereiche der Schicht (12) aus schwer schmelzendem
Metallnitrid und darunterliegender Schicht (10) schwer schmelzendem Metall und
anschließend die lokale Verbindungsmaske (16) entfernt werden, dadurch ge
kennzeichnet, daß ein zweiter schneller thermischer Ausheizschritt ausgeführt
wird, um das unterliegende, schwer schmelzende Metall des lokalen Verbindungs
bereiches in schwer schmelzendes Metallnitrid umzuwandeln.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
schwer schmelzendes Metall Titan und als schwer schmelzendes Metallni
trid TiN verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
schwer schmelzendes Metall Kobalt verwendet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das
Titan und das Titannitrid jeweils in einer Dicke von etwa 50 nm abge
schieden werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß der erste schnelle thermische Bearbeitungsschritt in einer
Stickstoffumgebung ausgeführt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn
zeichnet, daß der zweite schnelle thermische Bearbeitungsschritt in ei
ner Stickstoffumgebung ausgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn
zeichnet, daß die Schritte des Ausbildens einer Schicht (10) aus schwer
schmelzendem Metall und einer Schicht (12) aus schwer schmelzenden Me
tallnitrid nacheinander in situ ohne Unterbrechung eines Vakuums ausge
führt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/822,301 US5911114A (en) | 1997-03-21 | 1997-03-21 | Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19741891A1 DE19741891A1 (de) | 1998-09-24 |
DE19741891C2 true DE19741891C2 (de) | 2000-12-07 |
Family
ID=25235686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19741891A Expired - Fee Related DE19741891C2 (de) | 1997-03-21 | 1997-09-23 | Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen Verbindungsstruktur in einer integrierten Halbleiterstruktur |
Country Status (3)
Country | Link |
---|---|
US (1) | US5911114A (de) |
KR (1) | KR100253540B1 (de) |
DE (1) | DE19741891C2 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW353206B (en) * | 1997-05-17 | 1999-02-21 | United Microelectronics Corp | Process for producing self-aligned salicide having high temperature stability |
US7701059B1 (en) | 1997-08-21 | 2010-04-20 | Micron Technology, Inc. | Low resistance metal silicide local interconnects and a method of making |
US6156630A (en) * | 1997-08-22 | 2000-12-05 | Micron Technology, Inc. | Titanium boride gate electrode and interconnect and methods regarding same |
JP3534626B2 (ja) * | 1998-11-09 | 2004-06-07 | 株式会社リコー | 半導体装置とその製造方法 |
US6316321B1 (en) * | 1999-05-19 | 2001-11-13 | United Microelectronics Corp. | Method for forming MOSFET |
US6083817A (en) * | 1999-06-02 | 2000-07-04 | Advanced Micro Devices, Inc. | Cobalt silicidation using tungsten nitride capping layer |
SE517452C2 (sv) * | 1999-09-01 | 2002-06-04 | Ericsson Telefon Ab L M | Metalloxidhalvledaranordning och förfarande för dess tillverkning |
US6329287B1 (en) | 1999-10-29 | 2001-12-11 | National Semiconductor Corporation | Process for manufacturing an integrated circuit structure with metal salicide regions and metal salicide exclusion regions |
US6765269B2 (en) | 2001-01-26 | 2004-07-20 | Integrated Device Technology, Inc. | Conformal surface silicide strap on spacer and method of making same |
US6534807B2 (en) | 2001-08-13 | 2003-03-18 | International Business Machines Corporation | Local interconnect junction on insulator (JOI) structure |
TW522513B (en) | 2001-10-09 | 2003-03-01 | Winbond Electronics Corp | Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor |
KR20030056932A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
JP2003258248A (ja) * | 2002-03-05 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR100465876B1 (ko) * | 2002-07-25 | 2005-01-13 | 삼성전자주식회사 | 반도체 소자 실리사이드 배선 형성방법 |
US6936528B2 (en) * | 2002-10-17 | 2005-08-30 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
US7229920B2 (en) * | 2005-01-11 | 2007-06-12 | United Microelectronics Corp. | Method of fabricating metal silicide layer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010032A (en) * | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
US5122225A (en) * | 1990-11-21 | 1992-06-16 | Texas Instruments Incorporated | Selective etch method |
US5190893A (en) * | 1991-04-01 | 1993-03-02 | Motorola Inc. | Process for fabricating a local interconnect structure in a semiconductor device |
US5318924A (en) * | 1991-10-03 | 1994-06-07 | Hewlett-Packard Company | Nitridation of titanium-tungsten interconnects |
US5567651A (en) * | 1992-03-02 | 1996-10-22 | Digital Equipment Corporation | Self-aligned cobalt silicide on MOS integrated circuits |
US5589417A (en) * | 1993-01-12 | 1996-12-31 | Texas Instruments, Incorporated | TiSi2 /TiN clad interconnect technology |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
US4920073A (en) * | 1989-05-11 | 1990-04-24 | Texas Instruments, Incorporated | Selective silicidation process using a titanium nitride protective layer |
US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
US5365111A (en) * | 1992-12-23 | 1994-11-15 | Advanced Micro Devices, Inc. | Stable local interconnect/active area silicide structure for VLSI applications |
US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
-
1997
- 1997-03-21 US US08/822,301 patent/US5911114A/en not_active Expired - Lifetime
- 1997-09-19 KR KR1019970047800A patent/KR100253540B1/ko not_active IP Right Cessation
- 1997-09-23 DE DE19741891A patent/DE19741891C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010032A (en) * | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
US5122225A (en) * | 1990-11-21 | 1992-06-16 | Texas Instruments Incorporated | Selective etch method |
US5190893A (en) * | 1991-04-01 | 1993-03-02 | Motorola Inc. | Process for fabricating a local interconnect structure in a semiconductor device |
US5318924A (en) * | 1991-10-03 | 1994-06-07 | Hewlett-Packard Company | Nitridation of titanium-tungsten interconnects |
US5567651A (en) * | 1992-03-02 | 1996-10-22 | Digital Equipment Corporation | Self-aligned cobalt silicide on MOS integrated circuits |
US5589417A (en) * | 1993-01-12 | 1996-12-31 | Texas Instruments, Incorporated | TiSi2 /TiN clad interconnect technology |
Also Published As
Publication number | Publication date |
---|---|
DE19741891A1 (de) | 1998-09-24 |
KR100253540B1 (ko) | 2000-04-15 |
KR19980079374A (ko) | 1998-11-25 |
US5911114A (en) | 1999-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19741891C2 (de) | Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen Verbindungsstruktur in einer integrierten Halbleiterstruktur | |
DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
EP0600063B1 (de) | Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects' | |
DE19952177C2 (de) | Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur | |
DE19950708C2 (de) | Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke | |
DE2817430C2 (de) | Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode | |
DE4127967A1 (de) | Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung | |
DE3743591C2 (de) | ||
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE10002121B4 (de) | Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten | |
DE102019203596A1 (de) | Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden | |
DE19502392A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE10345374B4 (de) | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung | |
DE69632375T2 (de) | Herstellungsverfahren von spannungsarmen Polyzidleitern über einen Halbleiterchip | |
DE19838106B4 (de) | Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid | |
DE19731857C2 (de) | Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor | |
DE10214065B4 (de) | Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung | |
DE4234499C2 (de) | Verfahren zum Herstellen eines CCD-Bildsensors | |
DE19734837B4 (de) | Verfahren zur Herstellung eines selbstausrichtenden Silicids | |
DE10209059B4 (de) | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements | |
DE3223858C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3614793C2 (de) | ||
DE4316266C2 (de) | Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen | |
DE19852072C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung | |
DE69935965T2 (de) | Selektive herstellung von silizidschichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140401 |