DE112005000717T5 - Oberflächenmontierter Mehrkanal-Optokoppler - Google Patents
Oberflächenmontierter Mehrkanal-Optokoppler Download PDFInfo
- Publication number
- DE112005000717T5 DE112005000717T5 DE112005000717T DE112005000717T DE112005000717T5 DE 112005000717 T5 DE112005000717 T5 DE 112005000717T5 DE 112005000717 T DE112005000717 T DE 112005000717T DE 112005000717 T DE112005000717 T DE 112005000717T DE 112005000717 T5 DE112005000717 T5 DE 112005000717T5
- Authority
- DE
- Germany
- Prior art keywords
- optical
- substrate
- lead frame
- package
- optocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Optokoppler-Package,
umfassend:
(a) ein Substrat, das einen Leiterrahmen und eine Vergussmasse umfasst;
(b) einen optischen Sender;
(c) einen optischen Empfänger, wobei der optische Sender und der optische Empfänger elektrisch mit dem Leiterrahmen gekoppelt sind; und
(d) ein optisch transmissives Medium, das zwischen dem optischen Sender und dem optischen Empfänger angeordnet ist.
(a) ein Substrat, das einen Leiterrahmen und eine Vergussmasse umfasst;
(b) einen optischen Sender;
(c) einen optischen Empfänger, wobei der optische Sender und der optische Empfänger elektrisch mit dem Leiterrahmen gekoppelt sind; und
(d) ein optisch transmissives Medium, das zwischen dem optischen Sender und dem optischen Empfänger angeordnet ist.
Description
- HINTERGRUND DER ERFINDUNG
- Optokoppler enthalten mindestens eine optische Sendervorrichtung, die optisch mit einer optischen Empfängervorrichtung über ein optisch transmissives Medium gekoppelt ist. Diese Anordnung erlaubt das Hindurchleiten von Informationen von einem elektrischen Schaltkreis, der die optische Sendevorrichtung enthält, zu einem anderen elektrischen Schaltkreis, der die optische Empfängervorrichtung enthält. Es wird ein hoher Grad an elektrischer Isolation zwischen den beiden Schaltkreisen aufrechterhalten. Weil Informationen über einen isolierenden Spalt hinweg optisch geleitet werden, ist die Übertragung eine Einwegübertragung. Beispielsweise kann die optische Empfängervorrichtung die Arbeitsweise des Schaltkreises, der die optische Sendervorrichtung enthält, nicht abändern. Dieses Merkmal ist von Bedeutung, weil beispielsweise der Sender durch einen Niederspannungsschaltkreis angesteuert werden kann, der einen Mikroprozessor oder Logikgatter verwendet, wohingegen die ausgebende optische Empfängervorrichtung ein Teil eines Hochspannungs-DC- oder AC-Lastschaltkreises sein kann. Die optische Isolation verhindert auch eine Beschädigung des Eingangsschaltkreises, die durch den relativ feindlichen Ausgabeschaltkreis hervorgerufen wird.
- Ein übliches Format für ein Optokoppler-Package ist das Dual-In-Line-Package oder DIP. Dieses Package wird weitläufig dazu verwendet, integrierte Schaltkreise unterzubringen, und wird auch für herkömmliche Optokoppler benutzt. Es werden üblicherweise verschiedene Versionen von Optokoppler-DIP-Packages, die 4, 6, 8 oder 16 Pins aufweisen, gefertigt.
-
1 zeigt einen Querschnitt eines herkömmlichen Optokoppler-DIP-Package10 . Der dargestellte Optokoppler10 umfasst einen Leiterrahmen24 mit Leitern24(a) ,24(b) (d. h. Pins). Eine optische Sendervorrichtung12 ist an einem Leiter24(a) montiert. Eine optische Empfängervorrichtung14 ist an dem anderen Leiter24(b) montiert. Die optische Empfängervorrichtung14 erzeugt ein elektrisches Signal, nachdem sie Licht empfangen hat, das von der optischen Sendervorrichtung12 erzeugt wird. Die optische Sendervorrichtung12 ist elektrisch mit dem Leiter24(a) über ihre Unterseitenfläche und mit einem anderen Leiter (nicht gezeigt) über einen Draht11 gekoppelt. Ähnlich ist die optische Empfängervorrichtung14 elektrisch mit dem Leiter24(b) durch die Unterseitenfläche und mit einem anderen Leiter (nicht gezeigt) über einen Draht13 gekoppelt. Fachleute werden erkennen, dass die optische Sendervorrichtung12 mit zwei elektrischen Verbindungen, und zwar einer Anode und einer Kathode, arbeitet. Diese Verbindungen sind somit durch den Draht11 und den Leiter24(a) vorgesehen. Ähnlich arbeitet die optische Empfängervorrichtung14 mit zwei elektrischen Verbindungen, und zwar typischerweise einem Emitter und einem Kollektor. Diese Verbindungen sind durch den Draht13 und den Leiter24(b) vorgesehen. Das Optokoppler-Package10 umfasst darüber hinaus ein optisch transmissives Medium16 . Eine Vergussmasse18 umschließt den Leiterrahmen24 , die optische Sendervorrichtung12 , die optische Empfängervorrichtung14 und das optisch transmissive Medium16 . - Es könnte eine Anzahl von Verbesserungen an dem in
1 gezeigten Optokoppler-Package10 vorgenommen werden. Beispielsweise erfordert das Optokoppler-Package10 einen teuren und zeitraubenden Vergussprozess. In dem Vergussprozess verkapselt die Vergussmasse18 die anderen Teile des Optokoppler-Package10 . Zusätzlich zu dem Vergussprozess selbst werden Vergussmaterialentfernungsprozesse (Gußüberschußbeseitigungs- und Entgratungsprozesse) verwendet, um überschüssige Vergussmasse zu entfernen, wodurch die Zeit und Ausgaben zur Bildung eines Optokoppler-Package erhöht werden. Zusätzlich erfordert die Werkzeugausstattung, die benötigt wird, um Formteile mit unterschiedlichen "Formfaktoren" (z. B. 4-, 6- oder 8-Pin-Packages) zu schaffen, eine beträchtliche Kapitalinvestition. Dementsprechend könnten die Zeit und die Kosten, die zur Produktion von Optokoppler-Packages gehören, verringert werden, wenn der Vergussprozess beseitigt werden könnte. - Es könnten auch andere Verbesserungen an dem Optokoppler-Package
10 vorgenommen werden. Das Optokoppler-Package10 ist auch anfällig gegenüber Versagen durch Temperaturwechselbeanspruchungen. Beispielsweise bewirkt der Unterschied in den Wärmeausdehnungseigenschaften der Vergussmasse18 und des optisch transmissiven Mediums16 , dass diese sich mit unterschiedlichen Raten ausdehnen und zusammenziehen, wenn sie erwärmt und abgekühlt werden. Die Vergussmasse18 und das optisch transmissive Medium16 könnten sich möglicherweise trennen, was zu einem strukturell schwachen Package führt. Temperaturwechsel erzeugen auch Spannung an den Punkten, an denen der Leiterrahmen24 die Vergussmasse18 verlässt (z. B. am Punkt "A"). Die Spannung kann zu einem zerbrochenen oder geschwächten Leiterrahmen24 führen. Ebenso können die Drähte11 ,13 manchmal durch das optisch transmissive Medium16 und die Vergussmasse18 hindurchtreten. Unterschiede in den Wärmeausdehnungseigenschaften des optisch transmissiven Mediums16 und der Vergussmasse18 können in den Drähten11 und13 Spannungen erzeugen und deren Bruch verursachen. - Es wäre auch wünschenswert, die Höhe von herkömmlichen Optokoppler-Packages zu vermindern. Das in
1 gezeigte Optokoppler-Package10 ist relativ hoch. Beispielsweise beträgt die Nettohöhe eines typischen DIP-Package etwa 3,5 bis etwa 4,0 mm. Es wäre wünschenswert, die Höhe des Optokoppler-Package derart zu vermindern, dass es ein niedrigeres Profil aufweist. Dadurch könnten kleinere elektronische Bauteile hergestellt werden. - Es wäre auch wünschenswert, die Funktionalität des oben beschriebenen Package zu erhöhen und die zu der Herstellung des Optokoppler-Package gehörenden Kosten zu vermindern.
- Ausführungsformen der Erfindung richten sich auf diese und weitere Probleme im Einzelnen und gemeinsam.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Ausführungsformen der Erfindung sind auf Optokoppler-Packages und Verfahren zum Herstellen derselben gerichtet.
- Eine Ausführungsform der Erfindung ist auf ein Optokoppler-Package gerichtet, das umfasst: (a) ein Substrat mit einem Leiterrahmen und einer Vergussmasse; (b) einen optischen Sender; (c) einen optischen Empfänger, wobei der optische Sender und der optische Empfänger elektrisch mit dem Leiterrahmen gekoppelt sind, und (d) ein optisch transmissives Medium, das zwischen dem optischen Sender und dem optischen Empfänger angeordnet ist.
- Eine andere Ausführungsform der Erfindung ist auf ein Verfahren zum Bilden eines Optokoppler-Package gerichtet, das umfasst, dass: (a) ein Substrat gebildet wird, das einen Leiterrahmen und eine Vergussmasse umfasst; (b) ein optischer Sender und ein optischer Empfänger an dem Substrat angebracht werden; und (c) ein Licht transmissives Material zwischen dem optischen Sender und dem optischen Empfänger abgeschieden wird.
- Eine andere Ausführungsform der Erfindung ist auf ein Optokoppler-Package gerichtet, das umfasst: (a) ein Substrat; (b) mindestes zwei optische Sender; (c) mindestens zwei optische Empfänger; und (d) optisch transmissive Medien zwischen benachbarten optischen Sendern und optischen Empfängern, wobei sich die optischen Sender und optischen Empfänger auf dem Substrat befinden.
- Diese und weitere Ausführungsformen werden nachstehend ausführlich beschrieben.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt ein Optokoppler-Package nach dem Stand der Technik. -
2 zeigt ein Substrat gemäß einer Ausführungsform der Erfindung aus einer Perspektivansicht von unten. -
3 zeigt das Substrat in4 , welches die innere Leiterrahmenkonfiguration veranschaulicht. -
4 zeigt einen Aufriss von unten des in5 gezeigten Substrats. -
5 zeigt eine Schnittansicht von der Seite des in4 gezeigten Substrats entlang der Linie A-A. -
6 ist ein anderer Aufriss von unten des Substrats, der unterschiedliche Quadranten des Optokopplers veranschaulicht. -
7 zeigt ein Optokoppler-Package gemäß einer Ausführungsform der Erfindung aus einer Perspektivansicht von unten. -
8 zeigt ein Optokoppler-Package gemäß einer Ausführungsform der Erfindung aus einer Perspektivansicht von oben. -
9 ist eine Perspektivansicht von unten eines Optokoppler-Package aus einer Perspektivansicht von unten, wobei optische Sender und optische Empfänger gezeigt sind. -
10 ist ein Aufriss von unten eines Optokoppler-Package, der optische Empfänger und optische Sender zeigt. -
11 zeigt eine Optokoppleranordnung, die ein auf einem Substrat montiertes Optokoppler-Package umfasst. - AUSFÜHRLICHE BESCHREIBUNG
- In Ausführungsformen der Erfindung befinden sich ein oder mehrere Optokoppler auf einem einzigen Substrat, das aus einem Leiterrahmen und einer Vergussmasse gebildet ist. Es kann beispielsweise vier Optokoppler in einem Vierer-Array auf einem einzigen Substrat geben. Jeder Optokoppler kann einen optischen Sender (z. B. eine Licht emittierende Diode) und einen optischen Empfänger (z. B. eine Fotodiode) umfassen. Der Abstand zwischen dem optischen Empfänger und dem optischen Sender kann zwischen etwa 0,3 mm und etwa 0,5 mm betragen. Jeder Optokoppler kann mit einem optisch transmissiven Kopplungsgel befestigt und mit einem undurchsichtigen, stark brechenden Polymer auf Epoxidbasis verkapselt sein. Die funktionalen Anschlüsse für die Optokoppler können gruppiert und in Richtung des Umfangs des Package geführt sein, so dass ein Layout eines Kugelgitter-Arrays gebildet ist. Die optischen Empfänger, die optischen Sender und Drahtbondpads sind derart angeordnet, dass sie den Anschlüssen des Leiterrahmens entsprechen werden.
- Logische Vorrichtungen, wie etwa Steuerchips können sich ebenfalls auf dem Substrat auf Leiterrahmenbasis befinden und können auch in dem Optokoppler-Package vorliegen. Es können sich ebenfalls Chips, die MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), wie etwa Leistungs-MOSFETs mit oder ohne Trench-Gates, auf dem Substrat und in dem Package befinden. Derartige Chips oder Vorrichtungen können sich auf dem Substrat befinden und elektrisch mit Bauelementen, wie etwa optischen Sendern und optischen Empfängern, gekoppelt sein.
- In manchen Ausführungsformen ist das Optokoppler-Package dünn und weist mindestens zwei Optokoppler (z. B. vier Optokoppler) auf. Vorteilhafterweise kann ein einziges Optokoppler-Package das gleiche oder ein besseres Leistungsvermögen im Vergleich mit vier allein stehenden Optokoppler-Packages mit jeweils einem Optokoppler bereitstellen. Wie es nachstehend gezeigt wird, erlaubt das Layout mit am Umfang angeordneten Lotkugeln in dem Package eine einfache Platinenkonstruktion, da die Führung der Leiterbahnen bereits in das Optokoppler-Package integriert ist. Dies spart auch Raum auf der Platine, an der das Optokoppler-Package angebracht ist.
- Die
2 –3 zeigen ein vorgeformtes Leiterrahmensubstrat1 , das in dem Optokoppler-Package verwendet wird. Es umfasst einen Leiterrahmen2 und eine Vergussmasse3 . Der Leiterrahmen2 kann einen Rohchip- Anbringungsbereich umfassen, an dem zwei oder mehr Rohchips, die optische Empfänger und optische Sender umfassen, angeordnet sind. Zusätzliche Chips, wie etwa Steuerchips, könnten ebenfalls an dem Leiterrahmen montiert sein. Zwei oder mehr Leiter können sich von dem Rohchip-Anbringungsbereich erstrecken und Anschlüsse eines Leiterrahmens bilden. "Leiterrahmen" umfasst Leiterrahmenstrukturen, die (z. B. durch Ätzen) verarbeitet sein können oder nicht. In anderen Fällen könnten andere Arte von Substraten verwendet werden. - Nach den
4 –5 ist der Leiterrahmen2 ein Skelettrahmen des Substrats1 . Er weist komplexe halbgeätzte2a , nicht geätzte2b und Durchgangsloch- oder voll geätzte2c Muster darin auf, um funktionale Pads und Verriegelungsbereiche (zur Verriegelung der Vergussmasse3 ) des Substrats1 zu definieren. - Der Leiterrahmen
2 kann irgendein geeignetes Metall umfassen und irgendeine geeignete Dicke aufweisen. Beispielsweise ist eine Kupferlegierung mit hoher mechanischer Festigkeit bevorzugt. Der Leiterrahmen2 kann eine Dicke von etwa 0,2 mm (8 Mil) oder weniger in den geätzten oder nicht geätzten Bereichen aufweisen. Fachleuten sind Ätzprozesse bekannt. Der Leiterrahmen2 kann auch Plattierschichten, wie etwa Ni, Pd, Au oder Ag usw., umfassen. - Die Vergussmasse
3 des Substrats1 bildet den Körper des Substrats1 . Sie füllt das Durchgangsloch2c und halb geätzte Gebiete2a des Leiterrahmens1 . In diesem Beispiel sind die nicht geätzten Gebiete2b des Substrats1 nicht mit der Vergussmasse3 bedeckt. - Die Vergussmasse
3 kann ein Polymer- und/oder Verbundmaterial umfassen, das ein Aushärten nach dem Formen erfordert oder nicht. Es kann Epoxidharze, Härter, Elastomere, nicht phosphorhaltige Flammschutzmittel, Schmiermittel, Silikafüllstoffe usw. enthalten. Es kann darin ausgeglichene Partikelgrößen umfassen, um ein vollständiges Füllen der halb geätzten Gebiete des Leiterrahmens2 sicherzustellen. Es kann auch eine ausreichende Menge an Rußpigment für einen besseren Lasermarkierungskontrast enthalten. Die Materialien, die den Rest der Bestandteilmaterialien der Vergussmasse3 bilden, können dazu verwendet werden, ein Verziehen des Substrats zu verhindern. - In manchen Ausführungsformen kann das Substrat
1 unter Verwendung eines Tapes gebildet sein. Beispielsweise kann das Tape an den nicht geätzten Pads2b des Leiterrahmens2 derart angebracht sein, dass die Vergussmasse3 (oder ausblutendes Material beim Vergießen oder Vergussgrate) nicht die funktionalen Pads des Substrats1 einnimmt. Die nicht mit Tape versehene Seite des Leiterrahmens2 wird annähernd 0,1 mm überformt, um dem Substrat1 mechanische Festigkeit zu verleihen. In anderen Ausführungsformen ist keine Überformung vorhanden und die Vergussmasse3 befindet sich nur in den Zwischenräumen des Leiterrahmens2 . Die Dicke des Substrats1 kann abhängig von den mechanischen und physikalischen Anforderungen des Package20 variieren. - Wie es in den Figuren gezeigt ist, definiert die Vergussmasse
3 in dem Substrat1 die funktionalen Pads. Diese funktionalen Pads sind die nicht geätzten Gebiete2b des Leiterrahmens2 . - Zusätzliche das Substrat bildende Details sind in U.S. Patentanmeldung Nr. 10/233,248, die am 30. August 2002 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig miteingeschlossen ist, zu finden.
- Nach
6 kann das Optokoppler-Package in vier Quadranten mit vier Optokopplern, Optokoppler I-IV, unterteilt sein. Der Optokoppler I nimmt den Quadranten I ein (101 ). Der Optokoppler II nimmt den Quadranten II ein (102 ). Der Optokoppler III nimmt den Quadranten III ein (103 ). Der Optokoppler IV nimmt den Quadranten IV ein (104 ). - Nach den
6 –7 können die funktionalen Pads des Substrats1 wie folgt gekennzeichnet sein: - a) die vier inneren Baugruppenpads des Optokopplers
I
21 sind Kathode I (oder Dioden-Rohchip-Anbringungspad I)4a , Anode I (oder Dioden-Schweißpad I)5a , Kollektor I (oder Fototransistor-Rohchip-Anbringungspad I)6a und Emitter I (oder Fototransistor-Schweißpad I)7a ; - b) die vier inneren Baugruppenpads des Optokopplers II
22 sind Kathode II (oder Dioden-Rohchip-Anbringungspad I)4b , Anode II (oder Dioden-Schweißpad II)5b , Kollektor II (oder Fototransistor-Rohchip-Anbringungspad II)6b und Emitter II (oder Fototransistor-Schweißpad II)7b ; - c) die vier inneren Baugruppenpads des Optokopplers III
23 sind Kathode III4c , Anode III5c , Kollektor III6c und Emitter III7c ; und - d) die vier inneren Baugruppenpads des Optokopplers IV
24 sind Kathode IV4d , Anode IV5d , Kollektor IV6d und Emitter IV7d . - Die nicht geätzten funktionalen Pads des Substrats
1 sind mit den Anschlusspads für eine Anbringung von am Umfang angeordneten Lotkugeln verbunden. Diese sind gruppiert und derart geführt, dass ein symmetrisches Package-Substrat1 mit üblichen Anschlusspads gebildet ist. Die am Umfang angeordneten Kugelanbringungspads sind wie folgt gekennzeichnet: - e) Kathoden-
oder Dioden-Rohchip-Anbringungspads der Optokoppler I und IV (
4a ,4d ) sind kurzgeschlossen und mit einem gemeinsamen Kathoden-Anschlusspad8a verbunden und an der äußeren Grenze der Quadranten I und IV gelegen; - f) Kathoden- oder Dioden-Rohchip-Anbringungsschweißpads der
Optokoppler II und III (
4b ,4c ) sind kurzgeschlossen und mit einem gemeinsamen Kathoden-Anschlusspad8b verbunden und an der äußeren Grenze der Quadranten II und III gelegen; - g) jedes der Anoden-Pads
9a ,9b ,9c ,9d aller Optokoppler ist unabhängig an der Umfangsecke jedes Quadranten gelegen; - h) Kollektor-Anschlusspads
10a ,10b ,10c ,10d jedes Optokopplers sind unabhängig und seitlich direkt den Anoden-Anschlusspads gegenüber gelegen; - i) Emitter- oder Fototransistor-Schweißpads
7a ,7b ,7c ,7d aller Optokoppler sind kurzgeschlossen und in Richtung des zentralen horizontalen Umfangs des Substrats geführt, was zu zwei symmetrischen Umfangspads11 für die Emitterlotkugeln führt. Die Anoden-Kathoden-Pads halten in allen Optokopplern einen Spalt von etwa 0,5 mm mit den Emitter-Kollektor-Pads. Dies wird eine hohe Durchbruchspannung für jeden Optokoppler sicherstellen. -
7 zeigt ein Optokoppler-Package20 , das vier Optokoppler enthält, die aufgetropfte (glob-topped) Kuppeln21 ,22 ,23 ,24 aufweisen. Das Auftropfmaterial berührt die am Umfang angeordneten Anschlusspads8a –8b ,9a –9d ,10a –10d zur Anbringung der Kugeln (die in6 gezeigt sind) nicht. - Das Optokoppler-Package
20 umfasst am Außenumfang angeordnete Lotkugeln25 , die an dem Substrat1 angebracht sind. Die am Umfang angeordneten Kugeln25 sind an Anschlusspads8a –8b ,9a –9d ,10a –10d ,11 angebracht. Diese Kugeln25 dienen als Zwischenverbindungsmechanismus für das Optokoppler-Package20 mit einer Leiterplatte (PCB)31 (siehe11 ). Die Lotkugeln25 umfassen vorzugsweise Pb-freie Legierungen mit hohen Schmelztemperaturen. - Wie es in
7 gezeigt ist, weist das Optokoppler-Package20 in dem veranschaulichten Beispiel 12 gleich beabstandete am Umfang angeordnete Lotkugeln25 auf. Die Anordnung der am Umfang befindlichen Lotkugeln des Package kann (auf der Basis des gleichen Konzepts des Kurzschließens der inneren Baugruppenpads und der Anschlussführung) abhängig von den spezifischen Anforderungen des Herausführens der Pins des Package und des Rohchips verändert werden. Obwohl Lotkugeln ausführlich beschrieben sind, können stattdessen andere leitfähige Strukturen, wie etwa Kupfersäulen (z. B. vorgeformt oder elektroplattiert) verwendet werden. Die leitfähigen Strukturen weisen Höhen auf, die höher sind als die Höhen der optischen Empfänger und der optischen Sender in dem optischen Package, so dass eine Flip-Chip-Montage erfolgen kann. - Mit Bezug auf die
9 und10 , der LED-Rohchip26 erzeugt Photonen, wenn ein Strom in Durchlassrichtung an den Optokoppler angelegt wird, was zu Lichtemission aus dem P-N-Übergang in dem Rohchip26 führt. Es kann ein LED-Rohchip mit einer Höhe von etwa 0,225 mm (9 Mil) oder darunter verwendet werden. - Der Fototransistor-Rohchip
27 detektiert Licht, das von dem LED-Rohchip26 emittiert wird, und wandelt es in Elektronen um, was zu einem Stromfluss am Ausgang des Optokopplers führt. Die Lichtdetektion geschieht an dessen Kollektor-Basis-Übergang. Es kann eine Höhe des Fototransistor-Rohchips von etwa 0,2 mm (8 Mil) oder darunter verwendet werden. - Nach den
6 ,9 und10 verbindet ein Rohchip-Anbringungsmaterial (nicht gezeigt) die Rückseite jedes LED-Rohchips26 mit dessen zugehörigem Rohchip-Anbringungspad4a ,4b ,4c ,4d . Ähnlich verbindet es die Rückseite jedes Fototransistor-Rohchips27 mit dessen zugehöriger Rohchip-Anbringungspad6a ,6b ,6c ,6d . Das Rohchip-Anbringungsmaterial kann jedes leitfähige Material zum Bonden sein. Beispiele umfassen Aggefüllte Epoxide, Weichlote usw. In manchen Ausführungsformen kann eine Rohchip-Anbringungsleiste verwendet werden und dieses kann auf ein Maximum von etwa 50% der Rohchip-Höhe gesteuert werden, um die Lichtemission von den Seiten des LED-Rohchips26 zu maximieren. - Bonddrähte
28 verbinden die Anoden-Pads der LED-Rohchips26 mit den Dioden-Schweißpads5a ,5b ,5c ,5d , wodurch die Schaltung der Diodenkomponenten des Package20 vervollständigt ist. Ähnlich verbinden sie die Fototransistor-Rohchips27 mit ihren zugehörigen Schweißpads7a ,7b ,7c ,7d . Die Bonddrähte28 können jedes geeignete duktile Metall – Au, Cu, Al oder dotierte Versionen dieser Metalle, Legierungen dieser Metalle usw. umfassen. Eine Drahtschleife ist annähernd 0,35 mm (14 Mil) von dem Substrat entfernt zu empfehlen. - Die drahtgebondeten LED-Rohchip- und Fototransistor-Rohchipanordnungen sind miteinander unter Verwendung eines Licht transmissiven, klaren Gelmaterials
29 gekoppelt. Die optische Transparenz des Kopplungsgels29 erlaubt eine effiziente Übertragung des von dem Übergang der LED26 emittierten Lichts in Richtung des fotoempfindlichen Übergangs des Fototransistors27 . Das Kopplungsgel29 bedeckt die gesamten drahtgebondeten Rohchip-Anordnungen und bildet eine nahezu halbkugelförmige Kuppel für eine maximale Übertragung von emittiertem Licht. - Die Licht transmissive, halbkugelförmige Kuppel
29 von jeder der drahtgebondeten LED- und Fototransistor-Anordnungen ist mit einem weißen reflektierenden Auftropfmaterial30 bedeckt, um eine interne Package-Struktur eines Optokopplers zu vervollständigen. Das Auftropfmaterial30 (oder das Licht reflektierende Material) ist ein Licht reflektierendes Material, das das emittierte Licht innerhalb der Grenzen der Kuppel hält. Die Auftropfbeschichtung passt sich an die Kuppelform an und kann das Kopplungsgel29 (oder das Licht transmissive Material) vollständig bedecken. Sie dichtet die Kuppel durch Adhäsion vollständig ab. Das Auftropfmaterial30 kann eine minimale Dicke von etwa 0,2 mm aufweisen. - Das Optokoppler-Package kann gemäß den folgenden Schritten hergestellt werden.
- Erstens kann im Voraus ein Leiterrahmenformungsprozess durchgeführt werden. Ein Leiterrahmenformungsprozess wird unter Verwendung eines mit einem Tape versehenen Leiterrahmens durchgeführt, wie es oben beschrieben wurde. Ein Tape-Stück kann an den nicht geätzten Pads eines Leiterrahmens angebracht werden, so dass die Vergussmasse die funktionalen Pads des anschließend gebildeten Substrats nicht einnimmt. Die nicht mit einem Tape versehene Seite des Leiterrahmens wird überformt, um die mechanische Festigkeit des Substrats zu erhöhen.
- Zweitens kann ein Rohchip-Anbringungsprozess durchgeführt werden. Beispielsweise können LED- und Fototransistor-Rohchips unter Verwendung eines Klebstoffes mit einem leitfähigen Füllstoff oder Lot angebracht werden. Ein Aushärten bei der Rohchip-Anbringung kann abhängig von der Art des verwendeten Klebstoffes notwendig oder nicht notwendig sein.
- Drittens kann ein Drahtbondprozess durchgeführt werden, um leitfähige Wege zwischen den Rohchips und ihren entsprechenden Pads in dem Substrat zu bilden. Beispielsweise kann in manchen Ausführungsformen ein Thermosonic- oder Ultraschall-Drahtbondprozess durchgeführt werden.
- Viertens kann ein Kuppelbeschichtungs- und -aushärtungsprozess durchgeführt werden. Es kann jeder geeignete Flüssigkeitsabgabeprozess verwendet werden, um das klare Kopplungsgel abzugeben und somit die Licht transmissive, halbkugelförmige Kuppel zu bilden. Ein Aushärten kann notwendig sein, um die physikalischen Eigenschaften des Kopplungsgels zu verbessern. Geeignete Kuppelbeschichtungsmaterialien umfassen Materialien auf Silikonbasis, die von Dow Corning und General Electric erhältlich sind, obwohl jeder geeignete Lieferant verwendet werden kann.
- Fünftens kann ein Auftropf- und Aushärteprozess durchgeführt werden. Es kann jeder geeignete Flüssigkeitsabgabeprozess für eine Auftropfbehandlung mit undurchsichtigem Tropfen angewandt werden. Ein Aushärten kann abhängig von der Art des verwendeten Materials notwendig oder nicht notwendig sein. Geeignete reflektierende Beschichtungsmaterialien umfassen Beschichtungen auf Epoxidbasis mit reflektierenden Pigmenten auf der Basis von Materialien, wie Titandioxid oder anderen Metalloxiden. Sie sind im Handel von Epotek und Hysol erhältlich, obwohl jeder andere geeignete Lieferant verwendet werden kann.
- Sechstens kann ein Lotabscheidungsprozess durchgeführt werden (z. B. für Lotkugeln
25 in den Figuren). Es können Lotkugelanbringungs-, Fluss-(fluxing), Kugelplatzierungs- oder Kugelschuss-(ball shooting), Kugelaustoß-(ball jetting) und andere Prozesse angewandt werden, um leit fähige Strukturen, wie etwa Lot, an dem Substrat anzubringen. In anderen Ausführungsformen könnten stattdessen leitfähige Säulen (z. B. Kupfersäulen) auf dem Substrat angeordnet oder auf dem Substrat elektroplattiert werden. - Siebtens kann ein Lotreflowprozess durchgeführt werden (wenn Lot verwendet wird). In manchen Ausführungsformen können Konvektions- oder Leitungs- oder Strahlungs-Lotreflowprozesse verwendet werden.
- Achtens kann ein Vereinzelungsprozess durchgeführt werden. Vereinzelungsprozesse umfassen Sägen mit einem Sägeblatt, Wasserstrahlsägen, Lasersägen und dergleichen. Vereinzelungsprozesse trennen die gebildeten Substrate voneinander ab.
- Neuntens kann ein elektrisches Prüfen durchgeführt werden. Es kann ein Hochspannungsprüfen und parametrisches Prüfen verwendet werden, um jegliche Packages mit elektrischen Fehlern auszuschließen.
- Zehntens kann ein Package-Markierungsprozess durchgeführt werden. Das kann ein Laser- oder Pad-Markierungs- oder anderer Prozess verwendet werden, um eine Identifikation und Orientierung des Package vorzusehen.
- Nachdem das Package gebildet worden ist, kann es umgedreht und auf einer Leiterplatte montiert werden, wie es in
11 gezeigt ist. Es können übliche Oberflächenmontagetechniken verwendet werden. - Es ist anzumerken, dass die oben beschriebenen Prozesse in der oben beschriebenen Reihenfolge oder in einer anderen Reihenfolge durchgeführt werden können.
- Es ist anzumerken, dass die vorliegende Erfindung nicht auf die oben beschriebenen bevorzugten Ausführungsformen beschränkt ist, und es ist ersichtlich, dass von Fachleuten Abwandlungen und Modifikationen innerhalb des Gedankens und Umfangs der vorliegenden Erfindung durchgeführt werden können. Darüber hinaus kann irgendeine oder können mehrere Ausführungsformen der Erfindung mit einer oder mehreren Ausführungsformen der Erfindung kombiniert werden, ohne vom Gedanken und Umfang der Erfindung abzuweichen.
- Der Offenbarungsgehalt aller oben erwähnten vorläufigen und nicht vorläufigen U.S. Patentanmeldungen und -veröffentlichungen ist durch Bezugnahme zu allen Zwecken vollständig miteingeschlossen. Es wird keiner zugestanden, Stand der Technik zu sein.
- Zusammenfassung
- Es ist ein Optokoppler-Package offenbart. Das Optokoppler-Package umfasst ein Substrat mit einem Leiterrahmen und einer Vergussmasse, und mehrere Optokoppler, wobei jeder Optokoppler (i) einen optischen Sender, (ii) einen optischen Empfänger, (iii) und ein optisch transmissives Medium, das zwischen dem optischen Sender und dem optischen Empfänger angeordnet ist, umfasst, wobei der optische Sender und der optische Empfänger elektrisch mit dem Leiterrahmen gekoppelt sind.
Claims (20)
- Optokoppler-Package, umfassend: (a) ein Substrat, das einen Leiterrahmen und eine Vergussmasse umfasst; (b) einen optischen Sender; (c) einen optischen Empfänger, wobei der optische Sender und der optische Empfänger elektrisch mit dem Leiterrahmen gekoppelt sind; und (d) ein optisch transmissives Medium, das zwischen dem optischen Sender und dem optischen Empfänger angeordnet ist.
- Optokoppler-Package nach Anspruch 1, das ferner mehrere leitfähige Strukturen umfasst, die mit dem Leiterrahmen gekoppelt sind, wobei die leitfähigen Strukturen Höhen aufweisen, die höher sind als die Höhen des optischen Empfängers und des optischen Senders.
- Optokoppler-Package nach Anspruch 2, wobei die leitfähigen Strukturen Lotstrukturen sind.
- Optokoppler-Package nach Anspruch 1, das ferner Bonddrähte umfasst, die den optischen Empfänger elektrisch mit dem Leiterrahmen koppeln und den optischen Sender elektrisch mit dem Leiterrahmen koppeln.
- Optokoppler-Package nach Anspruch 1, wobei der Leiterrahmen geätzte Abschnitte und nicht geätzte Abschnitte umfasst, und wobei die geätzten Abschnitte mit der Vergussmasse bedeckt sind und die nicht geätzten Abschnitte nicht mit der Vergussmasse bedeckt sind.
- Optokoppler-Package nach Anspruch 1, wobei der Leiterrahmen Kupfer umfasst.
- Optokoppler-Package nach Anspruch 1, wobei sich mehrere Optokoppler auf dem Substrat befinden.
- Optokoppler-Package nach Anspruch, wobei der Leiterrahmen geätzte Abschnitte und nicht geätzte Abschnitte auf einer ersten Seite umfasst, und wobei die geätzten Abschnitte von der Vergussmasse bedeckt sind und die nicht geätzten Abschnitte nicht von der Vergussmasse bedeckt sind, und wobei die Vergussmasse die zweite Seite des Leiterrahmens vollständig bedeckt.
- Verfahren zum Bilden eines Optokoppler-Package, das umfasst, dass: (a) ein Substrat, das einen Leiterrahmen und eine Vergussmasse umfasst, gebildet wird; (b) ein optischer Sender und ein optischer Empfänger an dem Substrat angebracht werden; und (c) ein Licht transmissives Material zwischen dem optischen Sender und dem optischen Empfänger abgeschieden wird.
- Verfahren nach Anspruch 9, das ferner umfasst, dass: mehrere leitfähige Strukturen auf dem Substrat gebildet werden, wobei die leitfähigen Strukturen Höhen aufweisen, die höher sind als die Höhen des optischen Senders und des optischen Empfängers.
- Verfahren nach Anspruch 9, wobei das Verfahren vor (a) umfasst, dass der Leiterrahmen geätzt wird.
- Verfahren nach Anspruch 9, wobei der Leiterrahmen Kupfer umfasst.
- Verfahren nach Anspruch 9, das ferner umfasst, dass Drähte von dem optischen Sender und dem optischen Empfänger an dem Leiterrahmen angebracht werden.
- Verfahren nach Anspruch 9, das ferner umfasst, dass ein undurchsichtiges Material auf dem Licht transmissiven Material abgeschieden wird.
- Verfahren nach Anspruch 9, das ferner umfasst, dass mindestens vier optische Sender und mindestens vier optische Empfänger auf dem Substrat angebracht werden.
- Optokoppler-Package, umfassend: (a) ein Substrat; und (b) mindestes zwei optische Sender; (c) mindestens zwei optische Empfänger; (d) optisch transmissive Medien zwischen benachbarten optischen Sendern und optischen Empfängern; und (e) ein Licht reflektierendes Material auf den optisch transmissiven Medien, wobei sich die optischen Sender und optischen Empfänger auf dem Substrat befinden.
- Optokoppler-Package nach Anspruch 16, wobei das Substrat einen Leiterrahmen mit geätzten Abschnitten umfasst.
- Optokoppler-Package nach Anspruch 16, wobei das Substrat einen Leiterrahmen umfasst, der Kupfer und eine Vergussmasse aufweist.
- Optokoppler-Package nach Anspruch 16, das ferner einen Chip mit einem MOSFET auf dem Substrat umfasst.
- Optokoppler-Package nach Anspruch 1, das ferner einen Chip mit einem MOSFET auf dem Substrat umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/817,195 | 2004-04-02 | ||
US10/817,195 US7196313B2 (en) | 2004-04-02 | 2004-04-02 | Surface mount multi-channel optocoupler |
PCT/US2005/005133 WO2005102156A2 (en) | 2004-04-02 | 2005-02-17 | Surface mount multi-channel optocoupler |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112005000717T5 true DE112005000717T5 (de) | 2008-07-03 |
Family
ID=35053264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005000717T Withdrawn DE112005000717T5 (de) | 2004-04-02 | 2005-02-17 | Oberflächenmontierter Mehrkanal-Optokoppler |
Country Status (7)
Country | Link |
---|---|
US (1) | US7196313B2 (de) |
JP (1) | JP2007531310A (de) |
CN (2) | CN101893742B (de) |
DE (1) | DE112005000717T5 (de) |
MY (1) | MY139480A (de) |
TW (1) | TWI452715B (de) |
WO (1) | WO2005102156A2 (de) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061077B2 (en) | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
JP2006351859A (ja) * | 2005-06-16 | 2006-12-28 | Sharp Corp | 光結合装置の製造方法 |
US8334583B2 (en) | 2005-07-20 | 2012-12-18 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
US10219815B2 (en) * | 2005-09-22 | 2019-03-05 | The Regents Of The University Of Michigan | Histotripsy for thrombolysis |
US20070083120A1 (en) * | 2005-09-22 | 2007-04-12 | Cain Charles A | Pulsed cavitational ultrasound therapy |
US8057408B2 (en) | 2005-09-22 | 2011-11-15 | The Regents Of The University Of Michigan | Pulsed cavitational ultrasound therapy |
US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
US20070216033A1 (en) * | 2006-03-20 | 2007-09-20 | Corisis David J | Carrierless chip package for integrated circuit devices, and methods of making same |
US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
US8106501B2 (en) * | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
KR101489325B1 (ko) * | 2007-03-12 | 2015-02-06 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
US7683463B2 (en) * | 2007-04-19 | 2010-03-23 | Fairchild Semiconductor Corporation | Etched leadframe structure including recesses |
US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
US7589338B2 (en) * | 2007-11-30 | 2009-09-15 | Fairchild Semiconductor Corporation | Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice |
KR20090062612A (ko) * | 2007-12-13 | 2009-06-17 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
US7781872B2 (en) * | 2007-12-19 | 2010-08-24 | Fairchild Semiconductor Corporation | Package with multiple dies |
US8106406B2 (en) * | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
US8018054B2 (en) * | 2008-03-12 | 2011-09-13 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple semiconductor dice |
US7768108B2 (en) * | 2008-03-12 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die package including embedded flip chip |
KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
US20090278241A1 (en) * | 2008-05-08 | 2009-11-12 | Yong Liu | Semiconductor die package including die stacked on premolded substrate including die |
US8193618B2 (en) | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
US8222718B2 (en) * | 2009-02-05 | 2012-07-17 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
AU2010284313B2 (en) | 2009-08-17 | 2016-01-28 | Histosonics, Inc. | Disposable acoustic coupling medium container |
WO2011028603A2 (en) * | 2009-08-26 | 2011-03-10 | The Regents Of The University Of Michigan | Micromanipulator control arm for therapeutic and imaging ultrasound transducers |
EP2470087B1 (de) * | 2009-08-26 | 2015-03-25 | The Regents Of The University Of Michigan | Vorrichtungen zur verwendung kontrollierter blasenwolkenhohlräume beim zerbrechen von harnsteinen |
JP4764519B1 (ja) * | 2010-01-29 | 2011-09-07 | 株式会社東芝 | Ledパッケージ |
US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
US9144694B2 (en) | 2011-08-10 | 2015-09-29 | The Regents Of The University Of Michigan | Lesion generation through bone using histotripsy therapy without aberration correction |
US9012826B2 (en) | 2012-01-03 | 2015-04-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Optocoupler with multiple photodetectors and improved feedback control of LED |
US9049783B2 (en) * | 2012-04-13 | 2015-06-02 | Histosonics, Inc. | Systems and methods for obtaining large creepage isolation on printed circuit boards |
EP2844343B1 (de) | 2012-04-30 | 2018-11-21 | The Regents Of The University Of Michigan | Ultraschallwandlerherstellung mittels dung rapid-prototyping-verfahren |
EP2903688A4 (de) | 2012-10-05 | 2016-06-15 | Univ Michigan | Blaseninduziertes farbdoppler-feedback während einer histotripsie |
CN102915942B (zh) * | 2012-10-08 | 2015-12-02 | 华东光电集成器件研究所 | 一种光耦合器精确固晶装置 |
BR112015032926B1 (pt) | 2013-07-03 | 2022-04-05 | Histosonics, Inc. | Sistema de terapia de ultrassom |
US11432900B2 (en) | 2013-07-03 | 2022-09-06 | Histosonics, Inc. | Articulating arm limiter for cavitational ultrasound therapy system |
WO2015027164A1 (en) | 2013-08-22 | 2015-02-26 | The Regents Of The University Of Michigan | Histotripsy using very short ultrasound pulses |
ES2948135T3 (es) | 2015-06-24 | 2023-08-31 | Univ Michigan Regents | Sistemas de terapia de histotripsia para el tratamiento del tejido cerebral |
TWI587536B (zh) * | 2015-11-11 | 2017-06-11 | 趙寶龍 | 光耦合器 |
US10170658B2 (en) * | 2015-11-13 | 2019-01-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structures and method of manufacturing the same |
US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
US10861796B2 (en) | 2016-05-10 | 2020-12-08 | Texas Instruments Incorporated | Floating die package |
US10179730B2 (en) | 2016-12-08 | 2019-01-15 | Texas Instruments Incorporated | Electronic sensors with sensor die in package structure cavity |
US10074639B2 (en) | 2016-12-30 | 2018-09-11 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
US9929110B1 (en) | 2016-12-30 | 2018-03-27 | Texas Instruments Incorporated | Integrated circuit wave device and method |
US10411150B2 (en) | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
US10121847B2 (en) | 2017-03-17 | 2018-11-06 | Texas Instruments Incorporated | Galvanic isolation device |
WO2020113083A1 (en) | 2018-11-28 | 2020-06-04 | Histosonics, Inc. | Histotripsy systems and methods |
AU2021213168A1 (en) | 2020-01-28 | 2022-09-01 | The Regents Of The University Of Michigan | Systems and methods for histotripsy immunosensitization |
CN113540058A (zh) * | 2021-06-03 | 2021-10-22 | 华润微集成电路(无锡)有限公司 | 一种高耐压光耦封装产品及制作方法 |
Family Cites Families (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4124860A (en) * | 1975-02-27 | 1978-11-07 | Optron, Inc. | Optical coupler |
US4114177A (en) * | 1975-05-01 | 1978-09-12 | Bell Telephone Laboratories, Incorporated | Optically coupled device with diffusely reflecting enclosure |
US4450461A (en) | 1981-07-24 | 1984-05-22 | General Electric Company | Low cost high isolation voltage optocoupler with improved light transmissivity |
US4445043A (en) | 1982-01-28 | 1984-04-24 | General Instrument Corporation | Method of making an optocoupler |
US4680613A (en) | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
US4751199A (en) | 1983-12-06 | 1988-06-14 | Fairchild Semiconductor Corporation | Process of forming a compliant lead frame for array-type semiconductor packages |
US4772935A (en) | 1984-12-19 | 1988-09-20 | Fairchild Semiconductor Corporation | Die bonding process |
US4890153A (en) | 1986-04-04 | 1989-12-26 | Fairchild Semiconductor Corporation | Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package |
US4794431A (en) * | 1986-04-21 | 1988-12-27 | International Rectifier Corporation | Package for photoactivated semiconductor device |
US4720396A (en) | 1986-06-25 | 1988-01-19 | Fairchild Semiconductor Corporation | Solder finishing integrated circuit package leads |
NL8602091A (nl) | 1986-08-18 | 1988-03-16 | Philips Nv | Beeldopneeminrichting uitgevoerd met een vaste-stof beeldopnemer en een elektronische sluiter. |
DE3633181C2 (de) | 1986-09-30 | 1998-12-10 | Siemens Ag | Reflexlichtschranke |
US4791473A (en) | 1986-12-17 | 1988-12-13 | Fairchild Semiconductor Corporation | Plastic package for high frequency semiconductor devices |
US4731701A (en) | 1987-05-12 | 1988-03-15 | Fairchild Semiconductor Corporation | Integrated circuit package with thermal path layers incorporating staggered thermal vias |
US5172214A (en) | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
US5203075A (en) | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
JPH0595071A (ja) * | 1991-10-01 | 1993-04-16 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
KR100280762B1 (ko) | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
JP3254865B2 (ja) | 1993-12-17 | 2002-02-12 | ソニー株式会社 | カメラ装置 |
JP3541491B2 (ja) | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
US5489800A (en) | 1994-08-31 | 1996-02-06 | Motorola, Inc. | Dual channel small outline optocoupler package and method thereof |
US5545893A (en) | 1994-12-23 | 1996-08-13 | Motorola, Inc. | Optocoupler package and method for making |
US6183077B1 (en) * | 1995-04-27 | 2001-02-06 | Hewlett-Packard Company | Method and apparatus for keying ink supply containers |
JP3191617B2 (ja) * | 1995-06-13 | 2001-07-23 | 日立電線株式会社 | リードフレーム及びこれを用いた半導体装置 |
US5789809A (en) | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
JP3549294B2 (ja) | 1995-08-23 | 2004-08-04 | 新光電気工業株式会社 | 半導体装置及びその実装構造 |
US5637916A (en) | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
WO1998015005A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Mikroelektronisches bauteil in sandwich-bauweise |
JP2000049184A (ja) | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6229200B1 (en) | 1998-06-10 | 2001-05-08 | Asat Limited | Saw-singulated leadless plastic chip carrier |
JP2000003988A (ja) | 1998-06-15 | 2000-01-07 | Sony Corp | リードフレームおよび半導体装置 |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6393183B1 (en) | 1998-08-13 | 2002-05-21 | Eugene Robert Worley | Opto-coupler device for packaging optically coupled integrated circuits |
US6424035B1 (en) | 1998-11-05 | 2002-07-23 | Fairchild Semiconductor Corporation | Semiconductor bilateral switch |
JP3871486B2 (ja) | 1999-02-17 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置 |
US6656206B2 (en) | 1999-05-13 | 2003-12-02 | Cardia, Inc. | Occlusion device with non-thrombogenic properties |
US6479280B1 (en) | 1999-09-24 | 2002-11-12 | Vlaams Interuniversitair Institutuut Voor Biotechnologie Vzw | Recombinant phages capable of entering host cells via specific interaction with an artificial receptor |
US6720642B1 (en) | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
US6384472B1 (en) | 2000-03-24 | 2002-05-07 | Siliconware Precision Industries Co., Ltd | Leadless image sensor package structure and method for making the same |
US6989588B2 (en) | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6556750B2 (en) | 2000-05-26 | 2003-04-29 | Fairchild Semiconductor Corporation | Bi-directional optical coupler |
US6661082B1 (en) | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
JP2002093982A (ja) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6342670B1 (en) * | 2000-09-19 | 2002-01-29 | Lite-On Electronics, Inc. | Photoelectric module device |
US6798044B2 (en) | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6753605B2 (en) | 2000-12-04 | 2004-06-22 | Fairchild Semiconductor Corporation | Passivation scheme for bumped wafers |
US6564100B2 (en) | 2000-12-06 | 2003-05-13 | Cardiac Pacemakers, Inc. | Cardiac rhythm management system with remotely activated capture verification for CHF and other patients |
JP2002203957A (ja) | 2000-12-28 | 2002-07-19 | Rohm Co Ltd | トランジスタ |
JP2002217416A (ja) | 2001-01-16 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
US6469384B2 (en) | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
US6891257B2 (en) | 2001-03-30 | 2005-05-10 | Fairchild Semiconductor Corporation | Packaging system for die-up connection of a die-down oriented integrated circuit |
US6528869B1 (en) | 2001-04-06 | 2003-03-04 | Amkor Technology, Inc. | Semiconductor package with molded substrate and recessed input/output terminals |
US6645791B2 (en) | 2001-04-23 | 2003-11-11 | Fairchild Semiconductor | Semiconductor die package including carrier with mask |
US6731002B2 (en) | 2001-05-04 | 2004-05-04 | Ixys Corporation | High frequency power device with a plastic molded package and direct bonded substrate |
US6437429B1 (en) | 2001-05-11 | 2002-08-20 | Walsin Advanced Electronics Ltd | Semiconductor package with metal pads |
US6893901B2 (en) | 2001-05-14 | 2005-05-17 | Fairchild Semiconductor Corporation | Carrier with metal bumps for semiconductor die packages |
US6683375B2 (en) | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
US6784376B1 (en) | 2001-08-16 | 2004-08-31 | Amkor Technology, Inc. | Solderable injection-molded integrated circuit substrate and method therefor |
US6449174B1 (en) | 2001-08-06 | 2002-09-10 | Fairchild Semiconductor Corporation | Current sharing in a multi-phase power supply by phase temperature control |
US6633030B2 (en) * | 2001-08-31 | 2003-10-14 | Fiarchild Semiconductor | Surface mountable optocoupler package |
US6603183B1 (en) * | 2001-09-04 | 2003-08-05 | Amkor Technology, Inc. | Quick sealing glass-lidded package |
US20040173894A1 (en) | 2001-09-27 | 2004-09-09 | Amkor Technology, Inc. | Integrated circuit package including interconnection posts for multiple electrical connections |
US6891256B2 (en) | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US6642738B2 (en) | 2001-10-23 | 2003-11-04 | Fairchild Semiconductor Corporation | Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance |
US6674157B2 (en) | 2001-11-02 | 2004-01-06 | Fairchild Semiconductor Corporation | Semiconductor package comprising vertical power transistor |
US6566749B1 (en) | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
US6867489B1 (en) | 2002-01-22 | 2005-03-15 | Fairchild Semiconductor Corporation | Semiconductor die package processable at the wafer level |
US6830959B2 (en) | 2002-01-22 | 2004-12-14 | Fairchild Semiconductor Corporation | Semiconductor die package with semiconductor die having side electrical connection |
US6650015B2 (en) * | 2002-02-05 | 2003-11-18 | Siliconware Precision Industries Co., Ltd. | Cavity-down ball grid array package with semiconductor chip solder ball |
WO2003079407A2 (en) | 2002-03-12 | 2003-09-25 | Fairchild Semiconductor Corporation | Wafer-level coated copper stud bumps |
JP4189161B2 (ja) * | 2002-03-15 | 2008-12-03 | 新日本無線株式会社 | リードフレーム及び半導体装置並びにそれらの製造方法 |
US6836023B2 (en) | 2002-04-17 | 2004-12-28 | Fairchild Semiconductor Corporation | Structure of integrated trace of chip package |
EP1509296A1 (de) * | 2002-05-31 | 2005-03-02 | Mattel, Inc. | Spielfahrzeug mit federantrieb |
US7061077B2 (en) * | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6777800B2 (en) | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
US6943434B2 (en) | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6806580B2 (en) | 2002-12-26 | 2004-10-19 | Fairchild Semiconductor Corporation | Multichip module including substrate with an array of interconnect structures |
US6867481B2 (en) | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
-
2004
- 2004-04-02 US US10/817,195 patent/US7196313B2/en active Active
-
2005
- 2005-02-17 JP JP2007506175A patent/JP2007531310A/ja active Pending
- 2005-02-17 DE DE112005000717T patent/DE112005000717T5/de not_active Withdrawn
- 2005-02-17 WO PCT/US2005/005133 patent/WO2005102156A2/en active Application Filing
- 2005-02-17 CN CN2010100029444A patent/CN101893742B/zh not_active Expired - Fee Related
- 2005-02-17 CN CN200580012042A patent/CN100590779C/zh not_active Expired - Fee Related
- 2005-02-23 TW TW094105381A patent/TWI452715B/zh active
- 2005-03-28 MY MYPI20051344A patent/MY139480A/en unknown
Also Published As
Publication number | Publication date |
---|---|
JP2007531310A (ja) | 2007-11-01 |
CN1943004A (zh) | 2007-04-04 |
TW200605391A (en) | 2006-02-01 |
US7196313B2 (en) | 2007-03-27 |
CN101893742B (zh) | 2013-12-18 |
WO2005102156A3 (en) | 2006-01-26 |
CN101893742A (zh) | 2010-11-24 |
CN100590779C (zh) | 2010-02-17 |
WO2005102156A2 (en) | 2005-11-03 |
TWI452715B (zh) | 2014-09-11 |
US20050218300A1 (en) | 2005-10-06 |
MY139480A (en) | 2009-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005000717T5 (de) | Oberflächenmontierter Mehrkanal-Optokoppler | |
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE69838597T2 (de) | Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren | |
DE102004044149B4 (de) | Hochleistungs-Leuchtdiodenvorrichtung | |
EP1312124B1 (de) | Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul | |
DE102011053871B4 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE19821715B4 (de) | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung | |
DE102004034536A1 (de) | Hochleistungs-LED-Anordnung | |
US7659531B2 (en) | Optical coupler package | |
EP2269238B1 (de) | Gehäuse für leds mit hoher leistung und verfahren zu dessen herstellung | |
US20090174048A1 (en) | Die package including substrate with molded device | |
DE102006038099A1 (de) | Licht emittierende Vorrichtung | |
EP1685603A2 (de) | Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leds und andere optoelektronische module | |
WO2016202917A1 (de) | Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement | |
DE102008043645A1 (de) | Optische Halbleiterbaugruppe, diese enthaltender photoelektrischer Sensor und Verfahren zur Herstellung der optischen Halbleiterbaugruppen | |
EP0303272A2 (de) | Leiterplatte für die Elektronik | |
EP1278243A2 (de) | Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben | |
DE3243689A1 (de) | Halbleitervorrichtung | |
WO2019002098A1 (de) | Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE10227544B4 (de) | Vorrichtung zur optischen Datenübertragung | |
DE102013207111B4 (de) | Optoelektronisches Bauelement | |
DE10303103B4 (de) | Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE102015104956A1 (de) | Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |
Effective date: 20120203 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130903 |