DE112004002307T5 - Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich - Google Patents
Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich Download PDFInfo
- Publication number
- DE112004002307T5 DE112004002307T5 DE112004002307T DE112004002307T DE112004002307T5 DE 112004002307 T5 DE112004002307 T5 DE 112004002307T5 DE 112004002307 T DE112004002307 T DE 112004002307T DE 112004002307 T DE112004002307 T DE 112004002307T DE 112004002307 T5 DE112004002307 T5 DE 112004002307T5
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- carbon
- gate
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 142
- 239000010703 silicon Substances 0.000 title claims abstract description 140
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 125
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 124
- 239000000463 material Substances 0.000 claims abstract description 99
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000003989 dielectric material Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 229910006501 ZrSiO Inorganic materials 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910004129 HfSiO Inorganic materials 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 136
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims 3
- CREMABGTGYGIQB-UHFFFAOYSA-N carbon carbon Chemical compound C.C CREMABGTGYGIQB-UHFFFAOYSA-N 0.000 claims 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000007943 implant Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Abstract
Ein
Verfahren zum Fabrizieren eines Transistors, das Verfahren umfassend:
Vorsehen eines Werkstücks,
Aufwachsen einer gespannten Halbleiterschicht über dem Werkstück,
Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über der gespannten Halbleiterschicht,
Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff,
Abscheiden eines Gatematerials über dem Gatedielektrikummaterial,
Strukturieren des Gatematerials und Gatedielektrikummaterials, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff, und Ausbilden eines Sourcebereiches und eines Drainbereiches in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht,
worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen,
worin das Abscheiden des Gatedielektrikummaterials Abscheiden eines Gatedielektrikummaterials mit großer Dielektrizitätskonstante ε umfasst,
das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5.
Vorsehen eines Werkstücks,
Aufwachsen einer gespannten Halbleiterschicht über dem Werkstück,
Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über der gespannten Halbleiterschicht,
Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff,
Abscheiden eines Gatematerials über dem Gatedielektrikummaterial,
Strukturieren des Gatematerials und Gatedielektrikummaterials, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff, und Ausbilden eines Sourcebereiches und eines Drainbereiches in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht,
worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen,
worin das Abscheiden des Gatedielektrikummaterials Abscheiden eines Gatedielektrikummaterials mit großer Dielektrizitätskonstante ε umfasst,
das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5.
Description
- Technisches Gebiet
- Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und spezieller auf ein Verfahren des Fabrizieren eines Transistors und eine Struktur desselben.
- Hintergrund
- Halbleitervorrichtungen werden in einer Vielfalt elektronischer Anwendungen verwendet, wie Personalcomputer, Handys, Digitalkameras und anderen elektronischen Geräten, als Beispiele. Ein Transistor ist ein Element, das extensiv in Halbleitervorrichtungen verwendet wird. Es kann Millionen Transistoren auf einem einzigen integrierten Schaltkreis (IC) geben, z. B. Ein weit verbreiteter Transistortyp, der in Halbleitervorrichtungsfabrikation verwendet wird, ist ein Metalloxidhalbleiterfeldeffekttransistor (MOSFET).
- Das Gatedielektrikum für MOSFET-Vorrichtungen hat in der Vergangenheit typischerweise Siliziumdioxid umfasst. Jedoch wird, wenn die Vorrichtungen in der Größe abwärts skaliert werden, Siliziumdioxid ein Problem auf Grund von Gateleckstrom, der die Vorrichtungsleistungsfähigkeit herabsetzen kann. Deshalb gibt es einen Trend in der Industrie hin zu der Entwicklung der Verwendung von Materialien mit großer Dielektrizitätskonstante (ε) für die Verwendung als Gatedielektrikum in MOSFET-Vorrichtungen.
- Die Entwicklung von Dielektrika großer Dielektrizitätskonstante ε wurde als eine der großen Herausforderungen identifiziert in der 2003-Ausgabe des internationalen Technologieplans für Halbleiter (International Technology Road Map for Semiconductor – ITRS), der die technologischen Herausforderungen und Bedürfnisse identifiziert, die der Halbleiterindustrie in den nächsten fünfzehn Jahren begegnen. Für Logik kleiner Leistung (für tragbare elektronische Anwendungen, z. B.) ist die Hauptangelegenheit kleiner Leckstrom, der absolut erforderlich ist, um die Batterielebenszeit zu verlängern. Die Vorrichtungsleistungsfähigkeit wird dann maximiert gemäß den Erfordernissen des kleinen Leckstroms. Gateleckstrom muss in Anwendungen kleiner Leistung beachtet werden, ebenso wie Unterschwellspannungsleck, Übergangsleck, und Band-zu-Band-Tunneln.
- Um die Vorteile des Transistorskalierens vollständig zu realisieren, müsste die Gateoxiddicke auf weniger als 2 Nanometer abwärts skaliert werden. Jedoch machen die resultierenden Gateleckströme die Verwendung solch dünner Oxide unpraktisch in vielen Vorrichtungsanwendungen, in denen kleiner Bereitschaftsleistungsverbrauch erforderlich ist. Aus diesem Grund wird eventuell Gateoxid-Dielektrikummaterial ersetzt werden durch ein alternatives dielektrisches Material, das eine größere Dielektrizitätskonstante hat. Jedoch leidet die Vorrichtungsleistungsfähigkeit bei Verwendung von dielektrischen Materialien großer Dielektrizitätskonstante ε unter Einge ..??? einer Ladungen in der dielektrischen Schicht, welche die Beweglichkeit herabsetzt, was den Ansteuerstrom kleiner macht als in Transistoren mit Siliziumdioxidgateoxiden, und somit die Geschwindigkeit und Leistungsfähigkeit der Transistoren verringert, die Gatedielektrikummaterialien hoher Dielektrizitätskonstante ε haben.
- Deshalb ist das, was in dem Fachgebiet benötigt wird, ein Transistorentwurf und Fabrikationsmethode mit einem Gatedielektrikummaterial großer Dielektrizitätskonstante ε mit vergrößerter Geschwindigkeit und besserer Leistungsfähigkeit.
- Zusammenfassung der Erfindung
- Diese und andere Probleme werden allgemein gelöst oder umgangen, und technische Vorteile werden allgemein erreicht, durch bevorzugte Ausführungsformen der vorliegenden Erfindung, welche eine MOS-Vorrichtung umfasst mit gespanntem Kanal, der die Geschwindigkeit der MOS-Vorrichtung erhöht und die Vorrichtungsleistungsfähigkeit verbessert. Eine Schicht aus Silizium und Kohlenstoff wird epitaktisch in einem Kanalbereich der MOS-Vorrichtung aufgewachsen. Die Schicht aus Silizium und Kohlenstoff kann über einer optionalen epitaktisch aufgewachsenen gespannten Halbleiterschicht angeordnet werden. Ein optionales dünnes Halbleitermaterial kann über der Schicht aus Silizium und Kohlenstoff angeordnet werden. Die Schicht aus Silizium und Kohlenstoff und die optionale gespannte Halbleiterschicht erzeugen einen gespannten Bereich in dem Kanal der MOS-Vorrichtung, was vorteilhaft ist, weil die Elektronbeweglichkeit und Lochbeweglichkeit verbessert werden. Die gespannte Halbleiterschicht verkleinert den Übergangsbereich der Gitterfehlanpassung zwischen dem unterliegenden Werkstück und der Schicht aus Silizium und Kohlenstoff, was die Leistungsfähigkeit der MOS-Vorrichtung weiter verbessert.
- Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung enthält ein Verfahren des Fabrizierens eines Transistors das Vorsehen eines Werkstücks, Aufwachsens einer gespannten Halbleiterschicht über dem Werkstück, Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über der gespannten Halbleiterschicht, und Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff. Ein Gatematerial wird über dem Gatedielektrikummaterial abgeschieden, und das Gatematerial und Gatedielektrikummaterial werden strukturiert, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff. Ein Sourcebereich und ein Drainbereich werden ausgebildet in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung enthält ein Verfahren des Fabrizierens eine Transistors das Vorsehen eines Werkstücks, Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über dem Werkstück, und Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff, das Gatedielektrikum umfassend ein Material hoher Dielektrizitätskonstante ε. Ein Gatematerial wird über dem Gatedielektrikummaterial abgeschieden, das Gatematerial umfassend ein Metall, und das Gatematerial und das Gatedielektrikummaterial werden strukturiert, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff. Ein Sourcebereich und ein Drainbereich werden ausgebildet in mindestens der Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Gemäß einer noch anderen bevorzugten Ausführungsform der vorliegenden Erfindung enthält ein Transistor ein Werkstück, eine gespannte Halbleiterschicht angeordnet über dem Werkstück, und eine erste Schicht aus Silizium und Kohlenstoff angeordnet über der gespannten Halbleiterschicht. Ein Gatedielektrikum ist über der Schicht aus Silizium und Kohlenstoff angeordnet, und ein Gate ist über dem Gatedielektrikum angeordnet. Ein Sourcebereich und ein Drainbereich sind ausgebildet in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung enthält ein Transistor ein Werkstück, eine erste Schicht aus Silizium und Kohlenstoff angeordnet über dem Werkstück, und ein Gatedielektrikum angeordnet über der Schicht aus Silizium und Kohlenstoff, das Gatedielektrikum umfassend ein Material hoher Dielektrizitätskonstante ε. Ein Gate ist über dem Gatedielektrikum angeordnet, das Gate um fassend Metall, und ein Sourcebereich und ein Drainbereich sind ausgebildet in mindestens der Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Vorteile bevorzugter Ausführungsformen der vorliegenden Erfindung enthalten das Vorsehen eines Transistorentwurfs und Fertigungsverfahren desselben, worin die elektrische Leistungsfähigkeit des Transistors und elektrische Parameter verbessert sind. Der Transistor hat erhöhte Geschwindigkeit und kann in kleineren Abmessungen gefertigt werden. Epitaktisch aufgewachsene Materialschichten werden in den Kanalbereich hinein eingeführt, um Spannung in die kristalline Struktur einzuführen, verbessernd die Elektron- und Lochbeweglichkeit. Der Ansteuerstrom des Transistors wird auch erhöht.
- Das Vorhergehende hat die Merkmale und technischen Vorteile der Ausführungsformen der vorliegenden Erfindung ziemlich breit ausgeführt, um zu erreichen, dass die detaillierte Beschreibung der Erfindung, die folgt, besser verstanden werden kann. Zusätzliche Merkmale und Vorteile der Ausführungsformen der Erfindung werden hiernach beschrieben werden, welches den Gegenstand der Ansprüche der Erfindung bildet. Es sollte durch Fachleute eingesehen werden, dass die Konzeption und offenbarten spezifischen Ausführungsformen leicht als eine Basis zum Modifizieren oder Entwerfen anderer Strukturen oder Prozesse verwendet werden können zum Ausführen derselben Zwecke der vorliegenden Erfindung. Es sollte durch Fachleute auch realisiert werden, dass solche äquivalenten Konstruktionen sich nicht von dem Geist und Rahmen der Erfindung entfernen wie in den angehängten Ansprüchen ausgeführt.
- Kurze Beschreibung der Zeichnungen
- Für ein vollständigeres Verständnis der vorliegenden Erfindung und der Vorteile derselben wird nun verwiesen auf die folgenden Beschreibungen in Zusammenhang mit den begleitenden Zeichnungen genommen, in welchen:
-
1 und2 Querschnittsansichten eines Transistors zeigen zu verschiedenen Fertigungsstufen gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, worin eine Schicht aus Silizium und Kohlenstoff über dem Kanalbereich des Transistors ausgebildet wird, -
3 zeigt eine Ausführungsform der vorliegenden Erfindung, worin ein dünnes Halbleitermaterial ausgebildet wird über der Schicht aus Silizium und Kohlenstoff in dem Kanalbereich des Transistors, -
4 und5 zeigen Querschnittsansichten von Ausführungsformen der vorliegenden Erfindung, worin die Ausführungsformen der2 bzw.3 an einem Silizium-auf-Isolator(SOI)-Substrat ausgebildet sind, -
6 und7 zeigen die Ausführungsformen der2 bzw.3 , worin eine gespannte Halbleiterschicht über einem Werkstück ausgebildet wird, bevor die erste Schicht aus Silizium und Kohlenstoff ausgebildet wird, und -
8 zeigt eine Ausführungsform der vorliegenden Erfindung, die eine gespannte Halbleiterschicht enthält ausgebildet unterhalb der Schicht aus Silizium und Kohlenstoff und dünnen Halbleiterschicht, ausgebildet an einem SOI-Substrat. - Entsprechende Nummern und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile außer anders angezeigt. Die Figuren sind gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsformen klar zu illustrieren und nicht notwendiger Weise gezeichnet, um zu skalieren.
- Detaillierte Beschreibung der illustrativen Ausführungsformen
- Das Herstellen und Verwenden der aktuell bevorzugten Ausführungsformen werden im Detail unten diskutiert. Es sollte jedoch einzusehen sein, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte vorsieht, die in einer breiten Vielfalt spezifischer Kontexte ausgeführt werden können. Die diskutierten spezifischen Ausführungsformen sind bloß illustrativ für spezifische Wege, um die Erfindung herzustellen und zu verwenden, und beschränken den Rahmen der Erfindung nicht.
- Die vorliegende Erfindung wird mit Hinsicht auf bevorzugte Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich eines Transistors ausgebildet an einer Halbleitervorrichtung. Die Erfindung kann jedoch auch angewendet werden auf MOSFETs oder andere Transistorvorrichtungen und kann enthalten PMOS-, NMOS-, oder CMOS-Vorrichtungen, als Beispiele. Nur ein Transistor ist in jeder der Figuren gezeigt, jedoch können viele Transistoren vorhanden sein ausgebildet an den gezeigten Halbleitervorrichtungen.
-
1 und2 zeigen Querschnittsansichten eines Transistors an verschiedenen Stufen des Anfertigens gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, worin eine Schicht aus Silizium und Kohlenstoff in dem Kanalbereich des Transistors angeordnet is. Um einen Transistor100 gemäß einer Ausführungsform der vorliegenden Erfindung zu fabrizieren, wird ein Werkstück102 vorgesehen. Das Werkstück102 kann ein Halbleitersubstrat enthalten umfassend Silizium oder andere Halbleitermaterialien bedeckt mit einer isolierenden Schicht, zum Beispiel. Das Werkstück102 kann auch andere aktive Komponenten enthalten oder Schaltkreise ausgebildet in dem Front-End-of-Line (FEOL), nicht gezeigt. Das Werkstück102 kann Siliziumdioxid umfassen über einkristallinem Silizium, z. B. Das Werkstück102 kann andere halbleitende Schichten enthalten oder andere Halbleiterelemente, z. B., Transistoren, Dioden usw. Verbindungshalbleiter, GaAs, InP, Si/Ge, oder SiC als Beispiele, können verwendet werden an Stelle von Silizium. - Isolationsbereiche
104 können an verschiedenen Stellen an dem Werkstück102 ausgebildet werden, wie gezeigt. Die Isolationsbereiche104 können an jeder Seite eines Kanalbereichs105 einer Transistorvorrichtung100 angeordnet werden, z. B. Die Isolationsbereiche104 können durch Abscheiden eines Fotoresists über dem Werkstück102 ausgebildet werden, nicht gezeigt. Der Fotoresist kann strukturiert werden verwendend Lithographietechniken, und der Fotoresist kann als eine Maske verwendet werden, während das Werkstück102 geätzt wird, um Löcher oder Muster für die Isolationsbereiche104 in einer Deckfläche des Werkstücks102 auszubilden. Ein Isolator wie ein Oxid, z. B., kann über dem Werkstück102 abgeschieden werden, um die Muster zu füllen, ausbildend Isolationsbereiche104 . Alternativ können die Isolationsbereiche104 durch andere Verfahren ausgebildet werden, z. B. Gemäß Ausführungsformen der vorliegenden Erfindung können Isolationsbereiche104 entweder ausgebildet werden bevor oder nachdem die gespannte Materialschicht106 ausgebildet wird in dem Kanalbereich105 , was hierin weiter beschrieben wird. - Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird eine Schicht aus Silizium und Kohlenstoff
106 ausgebildet über der Deckfläche des Werkstücks102 in dem Kanalbereich102 , wie gezeigt. Vorzugsweise wird die Schicht106 aus Silizium und Kohlenstoff ausgebildet durch epitaktisches Aufwachsen einer Materialschicht umfassend etwa 90 bis 99,5 Prozent Silizium und etwa 0,5 bis 10 Prozent Kohlenstoff. Die Schicht aus Silizium und Kohlenstoff umfasst vorzugsweise eine Dicke von etwa einigen zehn Angström bis etwa 5 Mikrometer. Alternativ umfasst die Schicht106 aus Silizium und Kohlenstoff andere Prozentsätze Silizium und Kohlenstoff und kann andere Dicken umfassen, z. B. Die Schicht106 aus Silizium und Kohlenstoff enthält vorzugsweise eine relativ kleine Menge Kohlenstoff, so dass die Schicht106 leitfähig bleibt. Zum Beispiel umfasst der Kohlenstoff Zwischengitterbindungen in dem Siliziumkristallmaterial. Vorzugsweise wird die Schicht106 aus Silizium und Kohlenstoff nicht an den Isolationsbereichen104 ausgebildet. Weil eine epitaktische Wachstumsmethode verwendet wird, um die Schicht106 aus Silizium und Kohlenstoff auszubilden, wird die Schicht106 aus Silizium und Kohlenstoff vorzugsweise nicht an dem Isolatormaterial der Isolationsbereiche104 ausgebildet, z. B. Jedoch wenn ein anderes Material abgeschieden oder über den Isolationsbereichen104 aufgewachsen wird, kann ein Polierprozess oder Ätzprozess verwendet werden, um alles Silizium und Kohlenstoff von der Deckfläche der Isolationsbereiche104 zu entfernen. - Bereiche des Werkstücks
102 (nicht gezeigt) können dann implantiert werden, für eine VT-Schwellspannung, z. B. Ein Antidurchgriffsimplantat kann dann durchgeführt werden an Abschnitten des Werkstücks102 , auch nicht gezeigt. Das Werkstück102 kann dann einer Vor-Gate-Reinigung oder Behandlung ausgesetzt werden umfassend eine HF-chemische Ätzung, als ein Beispiel, um alle Teilchen zu entfernen, Verschmutzungen oder natürliche Oxidteilchen angeordnet an der Deckfläche der Schicht106 aus Silizium und Kohlenstoff in dem Kanalbereich105 , z. B. - Als Nächstes wird gemäß einer Ausführungsform der vorliegenden Erfindung ein Gatedielektrikummaterial
108 angeordnet über der Schicht106 aus Silizium und Kohlenstoff und Isolationsbereichen104 , wie in1 gezeigt. Das Gatedielektrikummaterial108 umfasst gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ein Material großer Dielektrizitätskonstante ε. Das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials108 kann umfassen HFO2, HFSiOx, ZrO2, ZrSiOx, Ta2O5 oder andere Materialien großer Dielektrizitätskonstante ε, z. B. In einer anderen Ausführungsform kann jedoch das Gatedielektrikummaterial108 ein dielektrisches Material mit nicht großer Dielektrizi tätskonstante ε umfassen, wie SiO2, Si3N4 oder andere dielektrische Materialien, als Beispiele. - Ein Gatematerial
110 wird dann abgeschieden über dem Gatedielektrikummaterial108 . Das Gatematerial110 umfasst vorzugsweise ein Material, das geeignet ist, um als Gateelektrode einer Transistorvorrichtung100 zu fungieren. In einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst das Gatematerial110 ein Metall, wie TiN, HfN, TaN, ein vollständig silizidiertes Gatematerial (FUSI) oder andere Metalle, als Beispiele. Alternativ kann in einer anderen Ausführungsform das Gatematerial110 Polysilizium oder andere Halbleitermaterialien umfassen. - Das Gatematerial
110 und das Gatedielektrikummaterial108 werden strukturiert, um ein Gate110 und Gatedielektrikum108 auszubilden, wie in2 gezeigt. Das Gatematerial110 und Gatedielektrikummaterial108 können mit einem Muster versehen werden verwendend herkömmliche Lithographietechniken, durch Abscheiden eines Fotoresists, Strukturieren des Fotoresists und Verwenden des Fotoresists als eine Maske, um das Gatematerial110 und Gatedielektrikummaterial108 zu strukturieren, nicht gezeigt, z. B. Alternativ können das Gatematerial110 und das Gatedielektrikummaterial108 direkt geätzt werden oder können strukturiert werden verwendend andere Verfahren, z. B. - Ein Sourcebereich S und Drainbereich D werden dann ausgebildet nahe des Kanalbereichs
105 . Genauer werden der Sourcebereich S und der Drainbereich D vorzugsweise in mindestens der Schicht106 aus Silizium und Kohlenstoff ausgebildet, nicht gezeigt. Angemerkt ist, dass in dieser Ausführungsform Abschnitte des Sourcebereiches S und Drainbereiches D auch in einem Deckbereich des Werkstücks102 ausgebildet werden. Der Sourcebereich S und Drainbereich D können ausgebildet werden verwendend ein Erweiterungsimplantat, das umfassen kann Implantieren von Dotierstoffen verwendend ein Implantat kleiner Energie bei etwa 200 Elektronenvolt bis 1 Kiloelektronenvolt, z. B. Ein Abstandshaltermaterial, wie Siliziumnitrid oder anderer Isolator, als Beispiele, wird über dem gesamten Werkstück102 abgeschieden, und dann wird das Abstandshaltematerial geätzt verwendend einen Ätzprozess wie eine anisotrope Ätzung, zurücklassend die Abstandshalter112 wie gezeigt. Alternativ können die Abstandshalter12 rechteckiger geformt sein und können strukturiert werden verwendend ein Fotoresist als eine Maske, als ein Beispiel, nicht gezeigt. Um das Erweiterungsimplantat zu vervollständigen, wird dann ein zweiter Dotierstoffimplantationsprozess durchgeführt, vorzugsweise verwendend einen Hochenergieimplantationsprozess. Zum Beispiel kann der zweite Implantationsprozess bei etwa 5 Kiloelektronenvolt bis 20 Kiloelektronenvolt liegen. Ein Hochtemperaturerhitzen kann dann ausgeführt werden, um den Dotierstoff einzutreiben und zu aktivieren. Das Hochtemperaturerhitzen kann ausgeführt werden bei etwa 800°C bis etwa 1015°C, als Beispiele. - Der in
2 gezeigte Transistor100 ist dahin gehend vorteilhaft, dass die Schicht106 aus Silizium und Kohlenstoff in dem Kanalbereich105 eine Spannung einführt, welche den Steuerstrom erhöht, wenn der Transistor100 in Betrieb ist, und auch die Loch- und Elektronenbeweglichkeit der Transistorvorrichtung100 erhöht. Dies führt zu einem Transistor100 mit verbesserter Leistungsfähigkeit und vergrößerter Geschwindigkeit. - In der in
1 und2 gezeigten Ausführungsform können die Isolationsbereiche104 entweder vor oder nach dem epitaktischen Wachstum der Schicht106 aus Silizium und Kohlenstoff ausgebildet werden. Wenn die Schicht106 aus Silizium und Kohlenstoff aufgewachsen wird, nachdem die Isolationsbereiche104 ausgebildet sind, können die Isolationsbereiche104 wieder gefüllt werden mit einem Oxid oder einem Isolator, so dass die Deckflächen der Isolationsbereiche104 koplanar mit der Deckfläche der Schicht106 aus Silizium und Kohlenstoff sind, und um zu sichern, dass der Kanalbereich105 nicht höher als die Deckfläche der Isolationsbereiche104 angehoben ist. -
3 zeigt eine andere Ausführungsform der vorliegenden Erfindung, worin ein dünnes Halbleitermaterial214 über einer Schicht206 aus Silizium und Kohlenstoff in einem Kanalbereich205 eines Transistors200 angeordnet ist. Ähnliche Bezugszeichen sind für die verschiedenen Elemente bestimmt wie sie in1 und2 verwendet wurden. Um Wiederholung zu vermeiden, wird nicht jedes in der Darstellung gezeigte Bezugszeichen im Detail hierin beschrieben. Statt dessen werden vorzugsweise ähnliche Materialien x02, x04, x05 usw. für die gezeigten Materialschichten verwendet, wie sie für1 und2 erläutert wurden, wo x = 1 in1 und2 und x = 2 in3 ist. Als ein Beispiel werden die bevorzugten und alternativen Materialien, die für Gatedielektrikummaterial108 in der Beschreibung für1 und2 aufgelistet wurden, vorzugsweise auch als Gatedielektrikummaterial208 in3 verwendet. - In dem gezeigten Transistor
200 wird ein dünnes Halbleitermaterial214 ausgebildet über der Schicht206 aus Silizium und Kohlenstoff vor Ablagern des Gatedielektrikummaterials208 . Das dünne Halbleitermaterial214 umfasst vorzugsweise etwa 100 Angström oder weniger Halbleitermaterial. Das dünne Halbleitermaterial214 wird vorzugsweise epitaktisch aufgewachsen über der Schicht206 aus Silizium und Karbon, z. B. Das dünne Halbleitermaterial214 umfasst vorzugsweise Si in einer Ausführungsform. Alternativ kann der dünne Halbleiter214 umfassen Ge, SiGe, eine Doppelschicht aus Si/SiGe, oder eine Doppelschicht aus Ge/SiGe. - Wenn das Halbleitermaterial
214 eine Doppelschicht aus Si/SiGe umfasst, kann die Doppelschicht umfassen eine erste Schicht aus Si und eine zweite Schicht aus SiGe angeordnet über der ersten Schicht aus Si. Alternativ kann die Doppel schicht umfassen eine erste Schicht aus SiGe und eine zweite Schicht aus Si angeordnet über der ersten Schicht aus SiGe, z. B. Ebenso kann, wenn das dünne Halbleitermaterial214 eine Doppelschicht aus Ge/SiGe umfasst, die Doppelschicht umfassen eine erste Schicht aus Ge und eine zweite Schicht aus SiGe angeordnet über der ersten Schicht aus SiGe, oder eine erste Schicht aus SiGe und eine zweite Schicht aus Ge angeordnet über der ersten Schicht aus SiGe. - Der in
3 gezeigte Transistor200 ist vorteilhaft dahin gehend, dass das dünne Halbleitermaterial214 angeordnet ist zwischen dem Gatedielektrikum208 und der Schicht206 aus Silizium und Kohlenstoff. Dies verschiebt das Übergangsgebiet der Schicht206 aus Silizium und Kohlenstoff mit dem darunter liegenden Werkstück202 in dem Kanalbereich205 tiefer in den Kanalbereich205 hinein. Dies ist vorteilhaft, weil der Übergangsbereich der Schicht206 aus Silizium und Kohlenstoff sowie Werkstück202 fehlangepasste Gitter umfassen kann. Zum Beispiel ist der Gitterabstand der kristallinen Siliziumstruktur in dem Werkstück202 verschieden von dem Gitterabstand des Siliziums enthaltend Zwischengitterkohlenstoffatome in der Schicht206 aus Silizium und Kohlenstoff. Deshalb kann dies eine Gitterfehlanpassung erzeugen und/oder Defekte an der Überschneidung oder Übergangsbereich der Schicht206 aus Silizium und Kohlenstoff sowie dem Werkstück202 . Somit wird der Transistor200 weiter verbessert in Vorrichtungsleistungsfähigkeit und Geschwindigkeit durch die zusätzliche dünne Halbleitermaterialschicht214 . - In der in
3 gezeigten Ausführungsform können die Isolationsbereiche204 ausgebildet werden entweder vor oder nach dem epitaktischen Wachstum der Schicht206 aus Silizium und Kohlenstoff und der dünnen Halbleitermaterialschicht214 . Wenn die Schicht206 aus Silizium und Kohlenstoff sowie die dünne Halbleitermaterialschicht214 aufgewachsen werden, nachdem die Isolationsbereiche204 ausgebildet werden, können die Isolationsbereiche204 wieder gefüllt werden mit Oxid oder anderem Isolatormaterial, so dass die Deckflächen der Isolationsbereiche204 koplanar sind mit der Deckfläche der dünnen Halbleitermaterialschicht214 , und um zu sichern, dass der Kanalbereich205 nicht höher als die Deckfläche der Isolationsbereiche204 angehoben wird. -
4 und5 zeigen Querschnittsansichten von Ausführungsformen der vorliegenden Erfindung, worin die mit Verweis auf1 bis2 bzw.3 erläuterten Ausführungsformen gezeigt sind ausgebildet an einem Silizium-an-Isolator-(SOI)-Substrat oder Wafer302 . Wiederum werden gleiche Bezugszeichen verwendet wie sie verwendet und erläutert wurden für die verschiedenen Elemente in1 bis3 , und um Wiederholung zu vermeiden, wird nicht jedes in der Darstellung gezeigte Bezugszeichen erneut im Detail hierin beschrieben. Statt dessen werden vorzugsweise ähnliche Materialien x02, x04, x05 verwendet für die gezeigten Materialschichten, wie sie erläutert wurden für1 bis3 , wo x = 1 in1 und2 , x = 2 in3 und x = 3 in4 und5 . - In den in
4 und5 gezeigten Ausführungsformen umfasst das Werkstück302 vorzugsweise ein SOI-Substrat302 . Das SOI-Substrat302 umfasst einen dicken Silizium- oder anderen Halbleitermaterialabschnitt316 , der eine Dicke umfassen kann von etwa 500 Mikrometer, z. B. Eine vergrabene SiO2-Schicht318 wird ausgebildet über dem dicken Siliziumschichtbereich316 . Die SiO2-Schicht318 kann eine Dicke umfassen von etwa 1000 Angström, z. B. Eine dünne Siliziumschicht320 wird ausgebildet über der vergrabenen SiO2-Schicht318 . Die dünne Siliziumschicht320 kann eine Dicke umfassen von etwa 500 Angström oder weniger, z. B. SOI-Substrate302 sind vorteilhaft dahin gehend, dass Leckstrom von der Source zu dem Substrat verhindert wird und parasitäre Kapazität des Transistors300 verringert wird, weiter verkleinernd die Geschwindigkeit des Transistors300 und verringernd den Leistungsverbrauch. - In
4 enthält ein Transistor300 eine Schicht306 aus Silizium und Kohlenstoff aufgewachsen über der oberen dünnen Siliziumschicht320 des SOI-Substrats302 in dem Kanalbereich305 . In5 enthält ein Transistor weiter eine dünne Halbleiterschicht314 aufgewachsen über der Schicht306 aus Silizium und Kohlenstoff in dem Kanalbereich305 . Wieder können in diesen Ausführungsformen die Isolationsbereiche304 ausgebildet werden entweder vor oder nach dem epitaktischen Wachstum der Schicht306 aus Silizium und Kohlenstoff oder der dünnen Halbleitermaterialschicht314 . Wenn die Schicht306 aus Silizium und Kohlenstoff oder die dünne Halbleitermaterialschicht314 aufgewachsen werden nachdem die Isolationsbereiche304 ausgebildet werden, können die Isolationsbereiche304 wieder gefüllt werden mit Oxid oder anderem Isolatormaterial, so dass die Deckfläche des Isolationsbereiches304 koplanar mit der Deckfläche der dünnen Halbleitermaterialschicht314 sind oder Schicht306 aus Silizium und Kohlenstoff, und um zu sichern, dass der Kanalbereich305 nicht höher als die Deckfläche der Isolationsbereiche304 angehoben wird. -
6 und7 zeigen die Ausführungsformen der2 bzw.3 , worin eine gespannte Halbleiterschicht422 epitaktisch über einem Werkstück402 aufgewachsen wird, bevor die Schicht406 aus Silizium und Kohlenstoff ausgebildet wird. Wieder werden gleiche Bezugszeichen verwendet wie sie verwendet wurden in den zuvor beschriebenen Figuren. In diesen Ausführungsformen wird eine gespannte Halbleiterschicht422 epitaktisch über dem Werkstück402 aufgewachsen vor Aufwachsen der Schicht406 aus Silizium und Kohlenstoff. Die Sourcebereiche S und Drainbereiche D werden dann ausgebildet in der Schicht406 aus Silizium und Kohlenstoff und der gespannten Halbleiterschicht422 in6 , und auch in dem optionalen dünnen Halbleitermaterial414 , das in7 gezeigt ist. In diesen Ausführungsformen umfasst die gespannte Halbleiterschicht422 vorzugsweise eine Dicke von etwa 100 Angström bis 5 Mikrometer. Die gespannte Halbleiterschicht422 umfasst vorzugsweise in einer Ausführungsform eine zweite Schicht aus Silizium und Kohlenstoff umfassend ein gleiches Material wie die Schicht406 aus Silizium und Kohlenstoff. In dieser Ausführungsform umfasst die gespannte Halbleiterschicht422 vorzugsweise eine größere Dicke als die Schicht406 aus Silizium und Kohlenstoff. Vorzugsweise umfasst die gespannte Halbleiterschicht422 eine Kohlenstoffkonzentration, die kleiner ist als die Konzentration der Schicht406 aus Silizium und Kohlenstoff. Zum Beispiel umfasst die gespannte Halbleiterschicht422 eine Kohlenstoffkonzentration von etwa 2 bis 3 oder kleiner. - In einer anderen Ausführungsform umfasst die gespannte Halbleiterschicht
422 vorzugsweise eine Schicht aus Silizium und Germanium oder eine Schicht aus Silizium, Kohlenstoff und Germanium. Das Einführen von Germanium in die gespannte Halbleiterschicht422 ist vorteilhaft, weil der Gitterabstand der Silizium- und Germanium-kristallinen Struktur (oder Silizium, Kohlenstoff und Germanium) verschieden von dem Gitterabstand der Schicht406 aus Silizium und Kohlenstoff ist, welches die Lochbeweglichkeit des Transistors400 weiter verkleinert. In dieser Ausführungsform beträgt die Germaniumkonzentration der gespannten Halbleiterschicht422 vorzugsweise etwa 25 %und kann alternativ etwa 15 bis 45 % umfassen, und die Kohlenstoffkonzentration beträgt vorzugsweise etwa 2 bis 3 % oder weniger, als Beispiele. -
8 zeigt eine Ausführungsform der vorliegenden Erfindung, welche eine gespannte Halbleiterschicht522 enthält angeordnet unterhalb der Schicht506 aus Silizium und Kohlenstoff und optionaler dünnen Halbleiterschicht514 , ausgebildet an einem SOI-Substrat502 . In dieser Ausführungsform werden ein dünnes Halbleitermaterial514 , eine Schicht506 aus Silizium und Kohlenstoff und eine gespannte Halbleiterschicht522 ausgebildet in dem Kanalbereich505 eines Transistors500 . Das Werkstück502 umfasst ein SOI-Substrat502 mit einem Siliziumbereich518 , einer vergrabenen SiO2-Schicht516 und einer dünnen Siliziumschicht520 ausgebildet über der vergrabenen SiO2-Schicht518 . Angemerkt ist, dass in dieser Ausführungsform die Isolationsbereiche504 vorzugsweise ausgebildet werden nach zumindest dem epitaktischen Wachstum der gespannten Halbleiterschicht522 . Obwohl in8 gezeigt, ist das dünne Halbleitermaterial514 optional und braucht nicht angeordnet werden zwischen der Schicht506 aus Silizium und Kohlenstoff sowie dem Gatedielektrikum508 , (nicht gezeigt). - Angemerkt ist, dass in jeder der in den Figuren gezeigten Ausführungsformen eine Schicht epitaktisches Si angeordnet werden kann zwischen der Schicht
106 ,206 ,306 ,406 ,506 aus Silizium und Kohlenstoff sowie darunter liegenden Schichten102 ,202 ,320 ,422 bzw.522 , (nicht gezeigt). Die epitaktischen Si-Schichten sind dünn und umfassen vorzugsweise etwa 50 Angström oder weniger Material, als ein Beispiel. Die epitaktischen dünnen Si-Schichten verbessern das Wachstum der nachfolgend gebildeten epitaktischen Schichten106 ,206 ,306 ,406 ,506 , z. B. - Vorteile der Ausführungsformen der Erfindung enthalten Vorsehen eines Transistors
100 ,200 ,300 ,400 ,500 mit vergrößerter Geschwindigkeit und verbesserten elektrischen Eigenschaften. Der Transistor100 ,200 ,300 ,400 ,500 hat einen vergrößerten Steuerstrom, kleineren Leistungsverbrauch und vergrößerte Loch- und Elektronenbeweglichkeit. - Obwohl Ausführungsformen der vorliegenden Erfindung und ihre Vorteile im Detail erläutert worden sind, sollte es verstanden werden, dass verschiedene Veränderungen, Ersetzungen und Abänderungen hierin gemacht werden können, ohne sich zu entfernen von dem Geist und Rahmen der Erfindung wie durch die angehängten Ansprüche definiert. Zum Beispiel wird es durch Fachleute leicht verstanden werden, dass viele der Merkmale, Funktionen, Prozesse und Materialien, die hierin erläutert wurden, variiert werden können, während innerhalb des Rahmens der vorliegenden Erfindung geblieben wird. Darüber hinaus ist es nicht beabsichtigt, dass der Rahmen der vorliegenden Erfindung durch die besonderen Ausführungsformen des Prozesses, Maschine, Anfertigung, Materialzusammensetzung, Mittel, Verfahren und Schritte beschränkt wird, die in der Beschreibung erläutert wurden. Wie ein Fachmann leicht aus der Offenbarung der vorliegenden Erfindung einsehen wird, können Prozesse, Maschinen, Fertigung, Zusammensetzung des Materials, Mittel, Verfahren oder Schritte, die aktuell existieren oder später entwickelt werden und die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden hier drin erläuterten Ausführungsformen, verwendet werden gemäß der vorliegenden Erfindung. Dem gemäß ist beabsichtigt, dass die angehängten Ansprüche innerhalb ihres Rahmens solche Prozesse, Maschinen, Fertigung, Materialzusammensetzungen, Mittel, Methoden oder Schritte einschließen.
- Zusammenfassung
- Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
- Ein Transistor und Verfahren des Herstellens desselben mit gespannten Materialschichten ausgebildet in dem Kanal, um die Geschwindigkeit zu vergrößern und die Leistungsfähigkeit des Transistors zu erhöhen. Eine Schicht aus Silizium und Kohlenstoff wird epitaktisch in dem Kanalbereich aufgewachsen. Ein dünnes Halbleitermaterial kann über der Schicht aus Silizium und Kohlenstoff ausgebildet werden, und eine gespannte Halbleiterschicht kann epitaktisch aufgewachsen werden vor Ausbilden der Schicht aus Silizium und Kohlenstoff.
Claims (33)
- Ein Verfahren zum Fabrizieren eines Transistors, das Verfahren umfassend: Vorsehen eines Werkstücks, Aufwachsen einer gespannten Halbleiterschicht über dem Werkstück, Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über der gespannten Halbleiterschicht, Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff, Abscheiden eines Gatematerials über dem Gatedielektrikummaterial, Strukturieren des Gatematerials und Gatedielektrikummaterials, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff, und Ausbilden eines Sourcebereiches und eines Drainbereiches in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen, worin das Abscheiden des Gatedielektrikummaterials Abscheiden eines Gatedielektrikummaterials mit großer Dielektrizitätskonstante ε umfasst, das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5.
- Das Verfahren gemäß Anspruch 1, worin das Aufwachsen der Schicht aus Silizium und Kohlenstoff umfasst epitaktisches Aufwachsen einer Schicht aus etwa 90 bis 99,5 % Silizium und etwa 0,5 bis 10 % Kohlenstoff mit einer Dicke von etwa einigen zehn Angström bis etwa 5 Mikrometer.
- Das Verfahren gemäß Anspruch 1, worin das Aufwachsen der gespannten Halbleiterschicht umfasst epitaktisches Aufwachsen einer zweiten Schicht aus Silizium und Kohlenstoff, einer Schicht aus Silizium und Germanium oder einer Schicht aus Silizium, Kohlenstoff und Germanium und worin das Aufwachsen der gespannten Halbleiterschicht umfasst Aufwachsen eines Materials mit einer Dicke von etwa 100 Angström bis etwa 5 Mikrometer.
- Das Verfahren gemäß Anspruch 1, worin das Abscheiden des Gatematerials umfasst Abscheiden eines Halbleitermaterials oder eines Metalls.
- Verfahren gemäß Anspruch 1, weiter umfassend Abscheiden eines dünnen Halbleitermaterials über der ersten Schicht aus Silizium und Kohlenstoff vor dem Abscheiden des Gatedielektrikummaterials.
- Das Verfahren gemäß Anspruch 5, worin das Abscheiden des dünnen Halbleitermaterials umfasst Abscheiden von etwa 100 Angström oder weniger aus Silizium, Ge, SiGe, einer Doppelschicht aus Si/SiGe, oder einer Doppelschicht aus Ge/SiGe.
- Das Verfahren gemäß Anspruch 1, weiter umfassend Ausbilden von Isolationsbereichen in dem Werkstück vor oder nach Aufwachsen der gespannten Halbleiterschicht über dem Werkstück und Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über dem Werkstück und weiter umfassend Ausbilden von Abstandshaltern über Seitenwänden des Gates und Gatedielektrikums.
- Das Verfahren gemäß Anspruch 1, worin das Vorsehen des Werkstücks umfasst Vorsehen eines Silizium-an-Isolator(SOI)-Wafers.
- Ein Verfahren zum Fabrizieren eines Transistors, das Verfahren umfassend: Vorsehen eines Werkstücks, Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über dem Werkstück, Abscheiden eines Gatedielektrikummaterials über der Schicht aus Silizium und Kohlenstoff, das Gatedielektrikum umfassend ein Material mit einer großen Dielektrizitätskonstante ε, das Material hoher Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5, Abscheiden eines Gatematerials über dem Gatedielektrikummaterial, dass Gatematerial umfassend ein Metall, Strukturieren des Gatematerials und Gatedielektrikummaterials, um ein Gate und ein Gatedielektrikum auszubilden angeordnet über der Schicht aus Silizium und Kohlenstoff, und Ausbilden eines Sourcebereiches und eines Drainbereiches in mindestens der Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Das Verfahren gemäß Anspruch 9, worin das Aufwachsen der Schicht aus Silizium und Kohlenstoff umfasst epitaktisches Aufwachsen einer Schicht aus etwa 90 bis 99,5 % Silizium und etwa 0,5 bis 10 % Kohlenstoff mit einer Dicke von etwa einigen zehn Angström bis etwa 5 Mikrometer.
- Das Verfahren gemäß Anspruch 9, weiter umfassend Aufwachsen einer gespannten Halbleiterschicht über dem Werkstück, vor Aufwachsen der ersten Schicht aus Silizium und Kohlenstoff über dem Werkstück, worin das Ausbilden des Sourcebereiches und des Drainbereiches umfasst Ausbilden des Sourcebereiches und des Drainbereiches in der gespannten Halbleiterschicht.
- Das Verfahren gemäß Anspruch 11, worin das Aufwachsen der gespannten Halbleiterschicht umfasst epitaktisches Aufwachsen einer zweiten Schicht aus Silizium und Kohlenstoff, einer Schicht aus Silizium und Germanium oder einer Schicht aus Silizium, Kohlenstoff und Germanium, und worin das Aufwachsen der gespannten Halbleiterschicht umfasst Aufwachsen eines Materials mit einer Dicke von etwa 100 Angström bis 5 Mikrometer.
- Das Verfahren gemäß Anspruch 9, weiter umfassend Abscheiden eines dünnen Halbleitermaterials über der ersten Schicht aus Silizium und Kohlenstoff vor Abscheiden des Gatedielektrikummaterials.
- Das Verfahren gemäß Anspruch 13, worin das Abscheiden des dünnen Halbleitermaterials umfasst Abscheiden von etwa 100 Angström oder weniger Si, Ge, SiGe, einer Doppelschicht aus Si/SiGe, oder einer Doppelschicht aus Ge/SiGe.
- Das Verfahren gemäß Anspruch 9, weiter umfassend Ausbilden von Isolationsbereichen in dem Werkstück vor oder nach dem Aufwachsen der gespannten Halbleiterschicht über dem Werkstück und Aufwachsen einer ersten Schicht aus Silizium und Kohlenstoff über dem Werkstück und weiter umfassend Ausbilden von Abstandshaltern über Seitenwänden des Gate und Gatedielektrikums.
- Das Verfahren gemäß Anspruch 9, worin das Vorsehen des Werkstücks umfasst Vorsehen eines Silizium-an-Isolator(SOI)-Wafers.
- Ein Transistor, umfassend: ein Werkstück, ein gespannte Halbleiterschicht angeordnet über dem Werkstück, eine erste Schicht aus Silizium und Kohlenstoff angeordnet über der gespannten Halbleiterschicht, ein Gatedielektrikum angeordnet über der Schicht aus Silizium und Kohlenstoff, ein Gate angeordnet über dem Gatedielektrikum, und einen Sourcebereich und einen Drainbereich ausgebildet in der Schicht aus Silizium und Kohlenstoff und gespannten Halbleiterschicht, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen, das Gatedielektrikum umfasst ein dielektrisches Material großer Dielektrizitätskonstante ε, das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5.
- Der Transistor gemäß Anspruch 17, worin die Schicht aus Silizium und Kohlenstoff umfasst eine epitaktisch aufgewachsene Schicht umfassend etwa 90 bis 99,5 % Silizium und etwa 0,5 bis 10 % Kohlenstoff mit einer Dicke von etwa einigen zehn Angström bis etwa 5 Mikrometer.
- Der Transistor gemäß Anspruch 17, worin die gespannte Halbleiterschicht umfasst eine epitaktisch aufgewachsene zweite Schicht aus Silizium und Kohlenstoff, eine Schicht aus Silizium und Germanium oder eine Schicht aus Silizium, Kohlenstoff und Germanium, und worin die gespannte Halbleiterschicht eine Dicke umfasst von etwa 100 Angström bis 5 Mikrometer.
- Der Transistor gemäß Anspruch 17, worin das Gate umfasst ein Halbleitermaterial oder ein Metall.
- Der Transistor gemäß Anspruch 17, weiter umfassend ein dünnes Halbleitermaterial angeordnet über der ersten Schicht aus Silizium und Kohlenstoff.
- Der Transistor gemäß Anspruch 21, worin das dünne Halbleitermaterial etwa 1000 Angström umfasst oder weniger aus Silizium, Germanium, SiGe, einer Doppelschicht aus Si/SiGe oder einer Doppelschicht aus Ge/SiGe.
- Der Transistor gemäß Anspruch 21, weiter umfassend Isolationsbereiche angeordnet in dem Werkstück und weiter umfas send Abstandselemente ausgebildet über Seitenwänden des Gates und Gatedielektrikums.
- Der Transistor gemäß Anspruch 21, worin das Werkstück umfasst einen Silizium-an-Isolator(SOI)-Wafer.
- Ein Transistor, umfassend: ein Werkstück, eine erste Schicht aus Silizium und Kohlenstoff angeordnet über dem Werkstück, ein Gatedielektrikum angeordnet über der Schicht aus Silizium und Kohlenstoff, das Gatedielektrikum umfassend ein Material mit einer großen Dielektrizitätskonstante ε, das Material mit der großen Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5, ein Gate angeordnet über dem Gatedielektrikum, das Gate umfassend Metall, und ein Sourcebereich und ein Drainbereich ausgebildet in mindestens der Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen.
- Der Transistor gemäß Anspruch 25, worin die Schicht aus Silizium und Kohlenstoff umfasst eine epitaktisch gewachsene Schicht umfassend etwa 90 bis 99,5 % Silizium und etwa 0,5 bis 10 % Kohlenstoff mit einer Dicke von etwa einigen zehn Angström bis etwa 5 Mikrometer.
- Der Transistor gemäß Anspruch 25, weiter umfassend eine gespannte Halbleiterschicht ausgebildet über dem Werkstück unterhalb der ersten Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich und das Drain auch in der gespannten Halbleiterschicht ausgebildet sind.
- Der Transistor gemäß Anspruch 27, worin die gespannte Halbleiterschicht umfasst eine zweite Schicht aus Silizium und Kohlenstoff, eine Schicht aus Silizium und Germanium oder eine Schicht aus Silizium, Kohlenstoff und Germanium, und worin die gespannte Halbleiterschicht umfasst ein Material mit einer Dicke von etwa 100 Angström bis 5 Mikrometer.
- Der Transistor gemäß Anspruch 25, weiter umfassend ein dünnes Halbleitermaterial angeordnet über der ersten Schicht aus Silizium und Kohlenstoff unterhalb des Gatedielektrikummaterials.
- Der Transistor gemäß Anspruch 29, worin das dünne Halbleitermaterial umfasst etwa 100 Angström oder weniger aus Si, Ge, SiGe, einer Doppelschicht aus Si/SiGe, oder einer Doppelschicht aus Ge/SiGe.
- Der Transistor gemäß Anspruch 25, weiter umfassend Isolationsbereiche ausgebildet in dem Werkstück und weiter umfassend Abstandselemente ausgebildet über Seitenwänden des Gates und Gatedielektrikums.
- Der Transistor gemäß Anspruch 25, worin das Werkstück umfasst einen Silizium-an-Isolator(SOI)-Wafer.
- Ein Transistor, umfassend: ein Werkstück, eine erste Schicht aus Silizium und Kohlenstoff über dem Werkstück, ein Gatedielektrikum angeordnet über der Schicht aus Silizium und Kohlenstoff, ein Gate angeordnet über dem Gatedielektrikum, und einen Sourcebereich und einen Drainbereich ausgebildet in der Schicht aus Silizium und Kohlenstoff, worin der Sourcebereich, Drainbereich, Gate und Gatedielektrikum einen Transistor umfassen, das Gatedielektrikum umfasst ein Material hoher Dielektrizitätskonstante ε, das Material großer Dielektrizitätskonstante ε des Gatedielektrikummaterials umfasst HfO2, HfSiOx, ZrO2, ZrSiOx oder Ta2O5.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/748,995 US7005333B2 (en) | 2003-12-30 | 2003-12-30 | Transistor with silicon and carbon layer in the channel region |
US10/748,995 | 2003-12-30 | ||
PCT/EP2004/053141 WO2005064683A1 (en) | 2003-12-30 | 2004-11-26 | Transistor with silicon and carbon layer in the channel region |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112004002307T5 true DE112004002307T5 (de) | 2006-11-02 |
DE112004002307B4 DE112004002307B4 (de) | 2011-07-07 |
Family
ID=34700993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112004002307T Expired - Fee Related DE112004002307B4 (de) | 2003-12-30 | 2004-11-26 | Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich |
Country Status (4)
Country | Link |
---|---|
US (2) | US7005333B2 (de) |
CN (1) | CN100487908C (de) |
DE (1) | DE112004002307B4 (de) |
WO (1) | WO2005064683A1 (de) |
Families Citing this family (107)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7002224B2 (en) * | 2004-02-03 | 2006-02-21 | Infineon Technologies Ag | Transistor with doped gate dielectric |
US7094671B2 (en) * | 2004-03-22 | 2006-08-22 | Infineon Technologies Ag | Transistor with shallow germanium implantation region in channel |
US7227205B2 (en) * | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
TWI463526B (zh) * | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之cmos元件的方法及以該方法製備而成的元件 |
US7179696B2 (en) * | 2004-09-17 | 2007-02-20 | Texas Instruments Incorporated | Phosphorus activated NMOS using SiC process |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
KR100613294B1 (ko) * | 2004-12-30 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법 |
US7553718B2 (en) | 2005-01-28 | 2009-06-30 | Texas Instruments Incorporated | Methods, systems and structures for forming semiconductor structures incorporating high-temperature processing steps |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
JP4654710B2 (ja) * | 2005-02-24 | 2011-03-23 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US8183556B2 (en) * | 2005-12-15 | 2012-05-22 | Intel Corporation | Extreme high mobility CMOS logic |
US7279758B1 (en) * | 2006-05-24 | 2007-10-09 | International Business Machines Corporation | N-channel MOSFETs comprising dual stressors, and methods for forming the same |
JP5306193B2 (ja) * | 2006-06-29 | 2013-10-02 | クリー インコーポレイテッド | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
DE102006035669B4 (de) * | 2006-07-31 | 2014-07-10 | Globalfoundries Inc. | Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
US8143646B2 (en) * | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
KR101529331B1 (ko) | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
US20090289280A1 (en) * | 2008-05-22 | 2009-11-26 | Da Zhang | Method for Making Transistors and the Device Thereof |
US8003454B2 (en) * | 2008-05-22 | 2011-08-23 | Freescale Semiconductor, Inc. | CMOS process with optimized PMOS and NMOS transistor devices |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8524588B2 (en) | 2008-08-18 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process |
DE102008063432B4 (de) * | 2008-12-31 | 2011-07-28 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 | Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial |
US8440547B2 (en) * | 2009-02-09 | 2013-05-14 | International Business Machines Corporation | Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering |
US7994015B2 (en) * | 2009-04-21 | 2011-08-09 | Applied Materials, Inc. | NMOS transistor devices and methods for fabricating same |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
JP5434365B2 (ja) * | 2009-08-24 | 2014-03-05 | ソニー株式会社 | 半導体装置及びその製造方法 |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8999798B2 (en) * | 2009-12-17 | 2015-04-07 | Applied Materials, Inc. | Methods for forming NMOS EPI layers |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8722482B2 (en) * | 2010-03-18 | 2014-05-13 | Globalfoundries Inc. | Strained silicon carbide channel for electron mobility of NMOS |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
US8193032B2 (en) * | 2010-06-29 | 2012-06-05 | International Business Machines Corporation | Ultrathin spacer formation for carbon-based FET |
DE102010040064B4 (de) * | 2010-08-31 | 2012-04-05 | Globalfoundries Inc. | Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen |
US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
US9431068B2 (en) | 2012-10-31 | 2016-08-30 | Mie Fujitsu Semiconductor Limited | Dynamic random access memory (DRAM) with low variation transistor peripheral circuits |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
JP6100535B2 (ja) * | 2013-01-18 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
US9876110B2 (en) * | 2014-01-31 | 2018-01-23 | Stmicroelectronics, Inc. | High dose implantation for ultrathin semiconductor-on-insulator substrates |
TWI626746B (zh) * | 2014-04-03 | 2018-06-11 | 財團法人工業技術研究院 | 半導體結構 |
US10103064B2 (en) | 2014-05-28 | 2018-10-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor structure including epitaxial channel layers and raised source/drain regions |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
US9799756B1 (en) * | 2016-08-05 | 2017-10-24 | International Business Machines Corporation | Germanium lateral bipolar transistor with silicon passivation |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5108935A (en) | 1990-11-16 | 1992-04-28 | Texas Instruments Incorporated | Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities |
US5596218A (en) | 1993-10-18 | 1997-01-21 | Digital Equipment Corporation | Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation |
KR0136935B1 (ko) | 1994-04-21 | 1998-04-24 | 문정환 | 메모리 소자의 제조방법 |
US5561302A (en) * | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
DE19533313A1 (de) | 1995-09-08 | 1997-03-13 | Max Planck Gesellschaft | Halbleiterstruktur für einen Transistor |
US5605848A (en) | 1995-12-27 | 1997-02-25 | Chartered Semiconductor Manufacturing Pte Ltd. | Dual ion implantation process for gate oxide improvement |
US5872387A (en) | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
US6261887B1 (en) * | 1997-08-28 | 2001-07-17 | Texas Instruments Incorporated | Transistors with independently formed gate structures and method |
JP3443343B2 (ja) * | 1997-12-03 | 2003-09-02 | 松下電器産業株式会社 | 半導体装置 |
US6087208A (en) | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
US6110784A (en) | 1998-07-28 | 2000-08-29 | Advanced Micro Devices, Inc. | Method of integration of nitrogen bearing high K film |
US6051865A (en) | 1998-11-09 | 2000-04-18 | Advanced Micro Devices, Inc. | Transistor having a barrier layer below a high permittivity gate dielectric |
CN1168147C (zh) | 1999-01-14 | 2004-09-22 | 松下电器产业株式会社 | 半导体结晶的制造方法 |
US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
JP2000269492A (ja) | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置の製造方法 |
JP2001015748A (ja) | 1999-07-01 | 2001-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
JP3851752B2 (ja) | 2000-03-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
EP1148555A1 (de) | 2000-04-21 | 2001-10-24 | STMicroelectronics S.r.l. | RESURF-LDMOS-Feldeffekttransistor |
US6432798B1 (en) * | 2000-08-10 | 2002-08-13 | Intel Corporation | Extension of shallow trench isolation by ion implantation |
US6303450B1 (en) | 2000-11-21 | 2001-10-16 | International Business Machines Corporation | CMOS device structures and method of making same |
US6844227B2 (en) * | 2000-12-26 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
US6563152B2 (en) | 2000-12-29 | 2003-05-13 | Intel Corporation | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel |
JP3678661B2 (ja) | 2001-03-08 | 2005-08-03 | シャープ株式会社 | 半導体装置 |
TW541699B (en) | 2001-04-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Semiconductor device |
US6528851B1 (en) | 2001-05-31 | 2003-03-04 | Advanced Micro Devices, Inc. | Post-silicidation implant for introducing recombination center in body of SOI MOSFET |
US6358806B1 (en) | 2001-06-29 | 2002-03-19 | Lsi Logic Corporation | Silicon carbide CMOS channel |
US6621131B2 (en) | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
RU2229513C2 (ru) * | 2001-11-23 | 2004-05-27 | Закрытое акционерное общество "Научно-исследовательский институт Аджиномото-Генетика" | Способ получения l-аминокислот, штамм escherichia coli - продуцент l-аминокислоты (варианты) |
US6492216B1 (en) | 2002-02-07 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming a transistor with a strained channel |
US6784101B1 (en) * | 2002-05-16 | 2004-08-31 | Advanced Micro Devices Inc | Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation |
US6699764B1 (en) | 2002-09-09 | 2004-03-02 | Sharp Laboratories Of America, Inc. | Method for amorphization re-crystallization of Si1-xGex films on silicon substrates |
US6821868B2 (en) | 2002-12-27 | 2004-11-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness |
US6921913B2 (en) * | 2003-03-04 | 2005-07-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel transistor structure with lattice-mismatched zone |
US7501329B2 (en) | 2003-05-21 | 2009-03-10 | Micron Technology, Inc. | Wafer gettering using relaxed silicon germanium epitaxial proximity layers |
US7101742B2 (en) | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
-
2003
- 2003-12-30 US US10/748,995 patent/US7005333B2/en not_active Expired - Fee Related
-
2004
- 2004-11-26 WO PCT/EP2004/053141 patent/WO2005064683A1/en active Application Filing
- 2004-11-26 DE DE112004002307T patent/DE112004002307B4/de not_active Expired - Fee Related
- 2004-11-26 CN CNB2004800395388A patent/CN100487908C/zh not_active Expired - Fee Related
-
2005
- 2005-12-14 US US11/302,784 patent/US7235822B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060097318A1 (en) | 2006-05-11 |
WO2005064683A1 (en) | 2005-07-14 |
US7235822B2 (en) | 2007-06-26 |
CN100487908C (zh) | 2009-05-13 |
DE112004002307B4 (de) | 2011-07-07 |
US7005333B2 (en) | 2006-02-28 |
US20050139936A1 (en) | 2005-06-30 |
CN1902758A (zh) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112004002307B4 (de) | Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich | |
DE112005003007B4 (de) | CMOS-Bauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102006059013B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE102005009974B4 (de) | Transistor mit flachem Germaniumimplantationsbereich im Kanalund Verfahren zur Herstellung | |
DE112006000598B4 (de) | Transistor, Verfahren zur Herstellung einer Halbleiteranordnung sowie zugehörige Komplementär-Halbleiter-Anordnung | |
DE102009021485B4 (de) | Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung | |
DE102005063582B3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102005052054B4 (de) | Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung | |
DE102005009976B4 (de) | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich | |
DE102010038742B4 (de) | Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials | |
DE102009010883B4 (de) | Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses | |
DE102006009226B9 (de) | Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor | |
DE102017126416A1 (de) | FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten | |
DE102007063270B4 (de) | Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung | |
DE102013214436B4 (de) | Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst | |
DE102007041207A1 (de) | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung | |
DE102009055392A1 (de) | Metallgateelektrodenstrukturen mit großem ε, die in unterschiedlichen Prozessphasen eines Halbleiterbauelements hergestellt sind | |
DE112006001809T5 (de) | CMOS-Transistoren mit doppeltem Gate-Dielektrikum mit hohem k und Verfahren zur Herstellung derselben | |
DE102007039440A1 (de) | Halbleiterbauelemente und Verfahren zu deren Herstellung | |
DE102010002450B4 (de) | Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien | |
DE102008063432B4 (de) | Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial | |
DE102006029229A1 (de) | Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur | |
DE102009055393A1 (de) | Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε | |
DE102008059648A1 (de) | Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird | |
DE102009021484A1 (de) | Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 112004002307 Country of ref document: DE Date of ref document: 20061102 Kind code of ref document: P |
|
8125 | Change of the main classification |
Ipc: H01L 21/336 AFI20051017BHDE |
|
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20111008 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |