DE102007054058B4 - MuGFET mit erhöhter Wärmemasse und Verfahren zum Herstellen von diesem - Google Patents
MuGFET mit erhöhter Wärmemasse und Verfahren zum Herstellen von diesem Download PDFInfo
- Publication number
- DE102007054058B4 DE102007054058B4 DE102007054058.4A DE102007054058A DE102007054058B4 DE 102007054058 B4 DE102007054058 B4 DE 102007054058B4 DE 102007054058 A DE102007054058 A DE 102007054058A DE 102007054058 B4 DE102007054058 B4 DE 102007054058B4
- Authority
- DE
- Germany
- Prior art keywords
- zone
- fins
- source
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000001816 cooling Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Halbleiter (10), umfassend:
– eine Source-Zone (16);
– eine Drain-Zone (12);
– eine Anordnung von Finnen (18), die mit einer Gate-Zone (22) operativ gekoppelt sind, welche dazu ausgebildet ist, den Stromfluss durch die Finnen (18) zwischen der Source-Zone (16) und der Drain-Zone (12) zu steuern, und
– mindestens ein Kühlelement (30; 40), das wenigstens zum Teil aus einem Material geformt ist, das eine Wärmekapazität hat, die größer ist als die Wärmekapazität des Materials der Source-Zone, der Drain-Zone und der Anordnung von Finnen, wobei das Kühlelement sich in nächster Nähe zu den Finnen (18) der Firmenanordnung befindet und von den Finnen (18), der Source-Zone (16), der Drain-Zone (12) und der Gate-Zone (22) elektrisch isoliert ist und wobei das mindestens eine Kühlelement (30; 40) ein Balken- bzw. Stabkontakt (30; 40) ist, der sich quer zu und oberhalb von wenigstens zwei Firmen (18) der Finnenanordnung befindet.
– eine Source-Zone (16);
– eine Drain-Zone (12);
– eine Anordnung von Finnen (18), die mit einer Gate-Zone (22) operativ gekoppelt sind, welche dazu ausgebildet ist, den Stromfluss durch die Finnen (18) zwischen der Source-Zone (16) und der Drain-Zone (12) zu steuern, und
– mindestens ein Kühlelement (30; 40), das wenigstens zum Teil aus einem Material geformt ist, das eine Wärmekapazität hat, die größer ist als die Wärmekapazität des Materials der Source-Zone, der Drain-Zone und der Anordnung von Finnen, wobei das Kühlelement sich in nächster Nähe zu den Finnen (18) der Firmenanordnung befindet und von den Finnen (18), der Source-Zone (16), der Drain-Zone (12) und der Gate-Zone (22) elektrisch isoliert ist und wobei das mindestens eine Kühlelement (30; 40) ein Balken- bzw. Stabkontakt (30; 40) ist, der sich quer zu und oberhalb von wenigstens zwei Firmen (18) der Finnenanordnung befindet.
Description
- Technisches Gebiet
- Die hier offenbarten Informationen betreffen allgemein integrierte Schaltungsbauteile und Herstellungsverfahren, auch enthaltend Halbleiterbauelemente und Verfahren zum Formen solcher Bauelemente.
- Hintergrund
- Aufgrund der Schwierigkeiten, die beim weiteren Verkleinern von CMOS-Massentechnologien auftreten, werden zukünftig voraussichtlich Multi-Gate-Feldeffekt-Transistoren- (MuGFET) oder FinFET-Bauelemente eingesetzt werden. Derartige Bauelemente können typischerweise für Logic Core-Hochgeschwindigkeitsanwendungen mit geringen Versorgungsspannungen ausgebildet werden. Für derartige Bauelemente ist es notwendig, dass sie in der Lage sind, spätere elektrostatische Entladungen (ESD) betreiben zu können.
-
US 2003/0 160 233 A1 -
US 2004/0 150 029 A1 - Ferner offenbart
US 2008/0 111 163 A1 - Eine Aufgabe der Erfindung ist es einen Halbleiter mit einer Anordnung von Firmen besser zu kühlen.
- Diese Aufgabe wird gelöst durch einen Halbleiter gemäß Anspruch 1 bzw. durch ein Herstellungsverfahren nach Anspruch 8. Weiterbildungen des Halbleiters bzw. des Verfahrens ergeben sich aus den abhängigen Ansprüchen.
- Kurze Beschreibung der Zeichnungen
-
1 ist eine Draufsicht einer Ausführungsform eines Halbleiterbauelements zur Erläuterung der Erfindung, die Dummy-Kontakte als Kühlelemente in dem Freiraum zwischen Finnen oder Rippen zeigt, -
2 ist eine Querschnittsansicht entlang der Linie 2-2' der1 , -
3 ist eine Draufsicht einiger Ausführungsformen der Erfindung, die Dummy-Balken- bzw. Stabkontakte als Kühlungselemente zeigt, die oberhalb der Finnen ausgebildet sind, -
4 ist eine Draufsicht einiger Ausführungsformen eines Halbleiterbauelements zur Erläuterung der Erfindung, die Dummy-Kontakte als Kühlelemente zeigt, die oberhalb aktiver Gate-Zonen platziert sind, -
5 ist eine Querschnittsansicht entlang der Linie 5-5' der4 , -
6 ist eine Draufsicht einiger Ausführungsformen der Erfindung, die Dummy-Balkenkontakte als Kühlelemente zeigt, die oberhalb der aktiven Gate-Zone und Drain- und Source-Kontakten ausgebildet sind, -
7 ist eine Draufsicht einiger Ausführungsformen eines Halbleiterbauelements zur Erläuterung der Erfindung, die Gate-Verlängerungen als Kühlelemente zeigt, die sich in den Raum zwischen Finnen erstrecken, -
8 ist eine Querschnittsansicht entlang der Linie 8-8' der7 , -
9 ist eine Draufsicht einiger Ausführungsformen eines Halbleiterelements zur Erläuterung der Erfindung, die Gate-Verlängerungsbereiche als Kühlelemente zeigt, die zumindest zwei Finnen überlappen, -
10 ist eine Querschnittsansicht entlang der Linie 10-10' der9 , -
11 ist eine Querschnittsansicht entlang der Linie 11-11' der9 , -
12 ist eine Draufsicht einiger Ausführungsformen eines Halbleiterelements zur Erläuterung der Erfindung mit Gateverlängerungen und Dummy-Kontakten als Kühleelemente in dem Freiraum zwischen Finnen. - Detaillierte Beschreibung
- Viele der verschiedenen offenbarten Ausführungsformen betreffen Halbleiterbauelemente und Verfahren zur Herstellung derartiger Bauelemente, und insbesondere betreffen sie MuGFETs oder FinFETs. Genaue Einzelheiten bestimmter Ausführungsformen der Erfindung werden in der nachfolgenden Beschreibung und in den
1 –12 weiter ausgeführt, um ein vollständiges Verständnis derartiger Ausführungsformen zu ermöglichen. Fachleute werden allerdings erkennen, dass auch andere Ausführungsformen möglich sind und viele andere Ausführungsformen ohne verschiedene, hierin beschriebene Einzelheiten ausgeführt werden können. - Die
1 und2 zeigen ein Halbleiterbauelement10 , das einigen Ausführungsbeispielen eines Halbleiterelements zur Erläuterung der Erfindung entspricht. In einigen Ausführungsbeispielen ist das Halbleiterbauelement10 ein MuGFET-Bauelement (ein Multi-Gate-Feldeffekt-Transistor). In einigen Ausführungsbeispielen ist das Halbleiterbauelement10 ein MuGFET-ESD(elektrostatische Entladung)-Schutzbauelement. In einigen Ausführungsbeispielen ist das Halbleiterbauelement10 ein I/O-Bauelement. - Die
1 zeigt das Layout des Bauelements10 . In einigen Ausführungsbeispielen ist das Bauelement10 ein Halbleiterbauelement, bei dem Silizium auf einem Isolator ausgebildet ist und die aktiven Zonen oberhalb einer Isolierschicht liegen, die eine vergrabene Oxidschicht14 sein kann, die oberhalb eines Siliziumsubstrats, das nicht gezeigt ist, ausgebildet ist. In einigen Ausführungsformen ist eine Drain-Zone12 vorhanden, die in der2 oberhalb der vergrabenen Oxidschicht14 liegend gezeigt ist. In einigen Ausführungsbeispielen ist die vergrabene Oxidschicht14 ein Isoliermaterial wie beispielsweise SiO2. In anderen Ausführungsbeispielen kann das Isoliermaterial irgendein anderes isolierendes Material sein. - In einigen Ausführungsbeispielen ist die Source-Zone
16 oberhalb der vergrabenen Oxidschicht14 ausgebildet. In einigen Ausführungsbeispielen beträgt die Dicke der vergrabenen Oxidschicht ungefähr 40 nm bis ungefähr 400 nm. In einigen Ausführungsbeispielen beträgt die Dicke ungefähr 145 nm. In einigen MuGFET-Bauelementen10 ist eine Finnen-Zone18 , die aus einem aktiven Halbleitermaterial geformt ist, eingebunden, um einen Kanal zwischen der Source-Zone16 und der Drain-Zone12 zu bilden. In den Ausführungsbeispielen der1 sind vier Firmen18 gezeigt, wobei in der Praxis Anordnungen bzw. Reihen von im Wesentlichen parallelen Finnen18 ausgebildet werden können, die vielmehr als vier Finnen-Zonen18 aufweisen. In einigen Ausführungsbeispielen sind eine Reihe von Finnen18 elektrisch parallel geschaltet, jedoch sind sie nicht geometrisch im Wesentlichen parallel zueinander angeordnet. In einigen Ausführungsbeispielen können fünfhundert oder mehr Finnenstrukturen in einem Bauelement vorhanden sein. In anderen Ausführungsbeispielen kann das Halbleiterbauelement10 eine einzige Finne18 aufweisen. - Mit dem Kanalbereich der Finne
18 ist eine Gate-Zone20 ,22 operativ gekoppelt, um den Stromfluss durch den Kanal zwischen der Source-Zone16 und der Drain-Zone12 zu steuern. Zum Anlegen von Gate-Spannungen am Gate20 ,22 sind Gate-Kontakte21 vorhanden. Die Gate-Zone umfasst eine aktive Gate-Zone22 , die mit der Finne18 operativ gekoppelt ist. Die „Breite” der aktiven Gate-Zone22 ist die Länge Lg des Gates entlang des Kanals innerhalb der Finne18 . - In einigen Ausführungsbeispielen isoliert eine Gate-Nichtleiterschicht (in
1 nicht gezeigt) die aktive Gate-Zone22 von den Finnen18 , sodass eine an der Gate-Zone20 anliegende Spannung den Stromfluss durch einen Kanal der Finne18 zwischen der Drain12 und der Source16 steuert. In einigen Ausführungsbeispielen beträgt die Dicke der Gate-Nichtleiterschicht ungefähr 1 nm bis ungefähr 10 nm. In einigen Ausführungsbeispielen beträgt die Dicke der Gate-Nichtleiterschicht ungefähr 2 nm. Eine Kühlung von der Finne18 zu der Gate-Zone20 ,22 erfolgt über Wärmeleitung durch das sehr dünne Gate-Dielektrikum. Obwohl die Wärmeleitfähigkeit dieses dielektrischen Materials geringer ist als die von Silizium oder Metall, wird die Wärme in ausreichendem Maß zum Gate geleitet werden, da die Gate-Nichtleiterschicht so dünn ist. Sogenannte Hoch-k-Dielektrika werden dies ebenfalls besser ermöglichen, da sie eine bessere Wärmeleitfähigkeit haben als SiO2. - In einigen Ausführungsbeispielen sind die Source
16 , der Drain12 und die Finne18 alle mittels bekannter Ätz- und Dotierverfahren, die üblicherweise bei der Herstellung von CMOS-Bauelementen verwendet werden, auf der vergrabenen Oxidschicht14 ausgebildet. Weil manche MuGFET-Herstellungsverfahren, die mit geringen Kosten verbunden sind, zu Ausführungsformen führen, in denen die Finnen-Zone18 größtenteils frei von abgelagertem Silizium ist, wird die relativ geringe Wärmemasse der sehr dünnen Finnen-Zone18 zu einer extremen Erwärmung und möglichen Beschädigung des Bauelements führen, wenn ein elektrostatischer Vorgang einen großen, vorübergehenden Stromfluss und einen extremen Temperaturanstieg in dem Kanal der Finne18 verursacht. Obwohl die Finnen-Zone18 eine dünne dielektrischen Zone und eine Gateschicht20 über deren Oberseite und Seitenwände aufweist, ist der seitliche Raum zwischen nebeneinander liegenden Finnen relativ leer, so dass dort kein effizienter Wärmeleitungsweg weg von der Finne18 vorhanden ist. Da die Finne18 eine sehr kleine Wärmemasse hat, besitzt sie nur eine begrenzte Wärmeabsorptionskapazität. - Bei herkömmlichen Bauelementen, die mittels einer Massentechnik hergestellt werden, wird in der aktiven Zone für große Stromflüsse befindliche Wärme in das Substrat geleitet. In MuGFET-Bauelementen blockiert die vergrabene Oxidschicht den Wärmefluss zum Substrat aufgrund der schlechten Wärmekapazität und der schlechten Wärmeleitfähigkeit des isolierenden Materials wie beispielsweise SiO2. In herkömmlichen MuGFET-Bauelementen hat die primäre Wärmesenke für in der Finnenstruktur befindliche Wärme in der Finne selbst, dem Gate und dem umgebenden Zwischenoxid bestanden.
- In den in den
1 und2 gezeigten Ausführungsbeispielen ist die elektrische Verbindung der Drain-Zone12 durch Kontakte24 geschaffen, die oberhalb der Drain-Zone platziert sind und wiederum mit einem Drain-Anschluss (nicht gezeigt) für das Bauelement verbunden sein können. In einigen Ausführungsbeispielen ist das Kontaktmaterial Wolfram. In anderen Ausführungsbeispielen werden andere Kontaktmaterialien verwendet. In einigen Ausführungsbeispielen besitzt das Kontaktmaterial eine spezifische Wärmekapazität, die höher ist als die des Polysilizium des Gates und des Silizium der Finnen-Zone. - In den in den
1 und2 gezeigten Ausführungsbeispielen ist der elektrische Kontakt mit der Source-Zone16 durch Kontakte26 gebildet, die oberhalb der Source-Zone platziert sind und wiederum mit einem Source-Anschluss (nicht gezeigt) für das Bauelement verbunden sein können. Der elektrische Kontakt mit der Gate-Zone20 ist in den in den1 und2 gezeigten Ausführungsbeispielen durch Gate-Kontakte21 geschaffen, die mit einem Gate-Anschluss (nicht gezeigt) für das Bauelement gekoppelt sein können. In einigen Ausführungsbeispielen übersteigt die Wärmeleitfähigkeit der Kontakte21 ,24 und26 die Wärmeleitfähigkeit der vergrabenen Oxidschicht14 . - In dem in der
1 gezeigten Ausführungsbeispiel sind Kühlelemente28 in Freiräumen zwischen den Finnen18 ausgebildet. In einigen Ausführungsbeispielen werden die Kühlelemente28 in dem gleichen Verfahrensschritt und aus dem gleichen Material wie die Kontakte24 und26 geformt. In einigen Ausführungsbeispielen ist dieses Material Wolfram. Im Unterschied zu den Kontakten24 und26 , die auf den Drain- und Source-Zonen positioniert sind, um eine elektrische Verbindung zu schaffen, sind die Kühlelemente28 in dem Freiraum zwischen benachbarten Finnen18 und in unmittelbarer Nähe zu den Finnen platziert, so dass deren höhere spezifische Wärmekapazität Wärme von den Finnen18 abzieht. Eine Wärmeleitung zu den Kühlelementen28 , wie beispielsweise Floating- oder Dummy-Kontakte28 , erfolgt über ein Oxidmaterial oder ein anderes Isoliermaterial, dass die Freiräume zwischen den Finnen ausfüllt. Die Effektivität der Wärmeleitung wird durch das Platzieren der Kühlelemente in unmittelbarer Nähe zu den Finnen18 erhöht. - Es ist keine elektrische Verbindung zwischen den Kühlelementen
28 und elektrischen Anschlüssen des Halbleiterbauelements hergestellt, so dass die Kühlelemente28 auch als Floating-Kontakte28 bezeichnet werden können, da sie elektrisch „floaten”, während sie in nächster Nähe zu den Finnen18 in der Finnen-Zone18 erzeugte Wärme absorbieren. - Die
2 zeigt im Querschnitt die Kühlelemente oder Floating- oder Dummy-Kontakte28 . Abhängig von dem Herstellungsschritt, der eingesetzt wird, um die Kühlelemente28 zu formen, können die Kühlelemente28 geringfügig oberhalb (28a ) der vergrabenen Oxidschicht14 oder geringfügig eingebettet (28b ) in der Oberseite der vergrabenen Oxidschicht14 liegen. Die Kühlelemente28 können auch auf der Oberfläche der vergrabenen Oxidschicht14 angeordnet sein, wie es in der2 gezeigt ist. In allen Fällen schaffen aber die Kühlelemente28 eine Zunahme der Wärmemasse und der thermischen Wärmekapazität für die Finnen18 , zu denen sie unmittelbar benachbart sind. - In den Ausführungsformen des in der
3 gezeigten Halbleiterbauelements10 liegt eine grundsätzliche Halbleiterstruktur aus Source-Zone16 , Drain-Zone12 und Gate-Zonen20 ,22 vor. Anstatt des Ausbilden der Kühlelemente28 in unmittelbarer Nähe der Finnen18 in den Räumen zwischen den Finnen18 , weisen die in der3 gezeigten Ausführungsformen verschiedene Kontakte30 auf, die oberhalb von wenigstens zwei Firmen18 einer Anordnung von im Wesentlichen parallelen Finnen18 liegen und sich quer hierzu erstrecken. In einigen Ausführungsbeispielen können die Balken- bzw. Stabkontakte30 quer verlaufen, sie können sich aber auch oberhalb und über einer einzelnen Finne18 erstrecken. In einigen Ausführungsbeispielen können die Balkenkontakte30 einen Breiten-Längenverhältnis von ungefähr 1:2 bis 1:10 und mehr aufweisen. - In den in der
3 gezeigten Ausführungsbeispielen schaffen Source- und Drain-Balkenkontakte32 und34 ebenfalls eine weitere Kühlung, indem sie eine Wärmemasse beisteuern, die größer ist als die Wärmemasse, die durch die Kontakte26 und24 geschaffen ist. Die Balkenkontakte30 steuern zu der Wärmeableitungsfähigkeit einen größeren Beitrag bei als Balkenkontakte32 und34 , da diese Kontakte30 sich in nächster Nähe zu den Finnen18 befinden. - In den Ausführungsbeispielen des in den
4 und5 gezeigten Halbleiterbauelements10 ist eine grundsätzliche Halbleiterstruktur10 gezeigt, die eine Source16 , einen Drain12 und ein Gate20 ,22 umfasst. In diesen Ausführungsbeispielen sind zusätzliche Kühlelemente Dummy-Kontakte36 , die oberhalb der aktiven Gate-Zone18 liegen. Die Dummy-Kontakte36 sind mit den Finnen18 thermisch gekoppelt, jedoch nicht für die elektrische Kontaktierung mit der Gate-Zone22 eingesetzt. In der5 ist eine Schicht38 ein nichtleitender Abstandshalter, aus dem eine benachbarte aktive Gate-Zone22 geformt ist. In einigen Ausführungsbeispielen ist die Schicht38 aus einem Oxid geformt. In einigen Ausführungsbeispielen ist die Schicht38 aus einem Nitrid geformt. - In den Ausführungsbeispielen des in der
6 gezeigten Halbleiterbauelements10 ist eine grundsätzliche Halbleiterstruktur10 gezeigt, die eine Source-Zone16 , eine Drain-Zone12 und eine Gate-Zone20 ,22 umfasst. In diesen Ausführungsbeispielen sind zusätzliche Kühlelemente verschiedene Kontakte40 , die eine zusätzliche Wärme-Senken-Kapaziät zur aktiven Gate-Zone22 schaffen, die selbst thermisch angekoppelt ist, um Durchgangswärme von der Finne18 abzuleiten. In einigen Ausführungsbeispielen steuert die spezifische Wärmekapazität der Balkenkontakte40 einen großen Beitrag zu der Wärmeableitungskapazität des Halbleiterbauelements bei, durch das Ableiten von Wärme von den Finnen18 , wie beispielsweise während vorübergehend hoher Stromoperationen bei ESD-Vorgängen. In einigen Ausführungsbeispielen sind Source- und Drain-Balkenkontakte32 und34 oberhalb von Source- und Drain-Zonen16 und12 geformt, obwohl sie weniger effektiv sind, da sie nicht in unmittelbarer Nähe zu den Finnen18 liegen. - In den Ausführungsbeispielen des in den
7 und8 gezeigten Halbleiterbauelements10 ist eine grundsätzliche Halbleiterstruktur10 gezeigt, die eine Source-Zone16 , eine Drain-Zone12 und eine Gate-Zone20 ,22 umfasst. In diesen Ausführungsbeispielen sind als zusätzliche Kühlelemente Gate-Verlängerungen42 vorhanden, die sich in dem leeren Bereich zwischen nebeneinander liegenden parallelen Finnen18 erstrecken. Die Gate-Verlängerungen sind von den mehreren Finnen-Zonen18 wie auch von Abschnitten der Source- und Drain-Zone16 bzw.12 beabstandet. Die Gate-Verlängerungen42 leiten Wärme von der Gate-Zone20 ,22 weg. Wenn die Verlängerungen42 sich in unmittelbarer Nähe der Finnen18 befinden oder diese in einigen Ausführungsbeispielen sogar überdecken, wird die Verlängerung auch Wärme von denjenigen Abschnitten der erwärmten Firmen absorbieren, die sich nicht unterhalb der aktiven Gate-Zone22 befinden. - In den Ausführungsbeispielen des in den
9 –11 gezeigten Halbleiterbauelements10 ist eine grundsätzliche Halbleiterstruktur10 gezeigt, die eine Source-Zone16 , eine Drain-Zone12 und eine Gate-Zone20 ,22 umfasst. Ein Halo/Verlängerungszone39 ist benachbart zur Finne18 gezeigt. In der11 ist eine Schicht aus Gate-Dielektrikum benachbart zur Finne18 gezeigt. In diesen Ausführungsbeispielen sind als zusätzliche Kühlelemente Gate-Verlängerungen44 vorhanden, die mehrere Finnen-Zonen18 als auch Abschnitte der Source-Zone16 und der Drain-Zone12 überdecken. - In den Ausführungsbeispielen des in der
12 gezeigten Halbleiterbauelements10 ist eine grundsätzliche Halbleiterstruktur10 gezeigt, die eine Source-Zone16 , eine Drain-Zone12 und eine Gate-Zone20 ,22 umfasst. In diesen Ausführungsbeispielen sind als zusätzliche Kühlelemente Gate-Verlängerungen44 vorhanden, die mit den Abstandshaltern38 an mehrere Finnen-Zonen18 als auch Abschnitte der Source-Zonen16 und der Drain-Zone12 angrenzen. Einige Ausführungsbeispiele, die in den9 –12 gezeigt sind, verwenden auch zusätzliche Kühlelemente wie beispielsweise zusätzliche Kontakte46 , die oberhalb der Gate-Verlängerungen44 geformt sind, um noch eine weitere Wärmeableitungs- und Wärmeabsorptionskapazität schaffen. - Ausführungsformen des erfindungsgemäßen Gegenstandes können hier zur Vereinfachung auch einzeln oder zusammen als „Erfindung” bezeichnet werden, ohne dass hierdurch der Schutzbereich der Anmeldung freiwillig auf eine einzige Erfindung oder ein erfindungsgemäßes Konzept beschränkt wird, falls tatsächlich mehrere Erfindungen oder Konzepte offenbart sind. Somit ist zu beachten, dass, obwohl hier spezifische Ausführungsbeispiele dargestellt und beschrieben wurden, irgendeine Anordnung, die zum Erzielen des gleichen Zwecks bemessen wurde, im Austausch für die gezeigten spezifischen Ausführungsbeispiele eingesetzt werden kann. Diese Offenbarung ist dazu bestimmt, irgendeine und alle möglichen Abänderungen und Variationen verschiedener Ausführungsbeispiele abzudecken. Kombinationen der obigen Ausführungsformen und weitere Ausführungsformen, die hier nicht speziell beschrieben wurden, werden für Fachleute nach Studium der obigen Beschreibung klar sein.
- Aus der voranstehenden detaillierten Beschreibung kann ersehen werden, dass verschiedene Merkmale zum Zwecke der Rationalisierung der Offenbarung in einer einzigen Ausführungsform gruppiert sind. Diese Art der Offenbarung ist nicht dahingehend zu interpretieren, dass sie irgendeine Intention reflektiert, wonach die beanspruchten Ausführungsbeispiele mehr Merkmale erfordern würden, als die, die in jedem Anspruch ausdrücklich genannt sind. Im Gegenteil, wie die nachfolgenden Ansprüche veranschaulichen, begründet sich der erfindungsgemäße Gegenstand in weniger als allen Merkmalen einer einzigen offenbarten Ausführungsform. Somit sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich eine eigene Ausführungsform darstellt.
Claims (10)
- Halbleiter (
10 ), umfassend: – eine Source-Zone (16 ); – eine Drain-Zone (12 ); – eine Anordnung von Finnen (18 ), die mit einer Gate-Zone (22 ) operativ gekoppelt sind, welche dazu ausgebildet ist, den Stromfluss durch die Finnen (18 ) zwischen der Source-Zone (16 ) und der Drain-Zone (12 ) zu steuern, und – mindestens ein Kühlelement (30 ;40 ), das wenigstens zum Teil aus einem Material geformt ist, das eine Wärmekapazität hat, die größer ist als die Wärmekapazität des Materials der Source-Zone, der Drain-Zone und der Anordnung von Finnen, wobei das Kühlelement sich in nächster Nähe zu den Finnen (18 ) der Firmenanordnung befindet und von den Finnen (18 ), der Source-Zone (16 ), der Drain-Zone (12 ) und der Gate-Zone (22 ) elektrisch isoliert ist und wobei das mindestens eine Kühlelement (30 ;40 ) ein Balken- bzw. Stabkontakt (30 ;40 ) ist, der sich quer zu und oberhalb von wenigstens zwei Firmen (18 ) der Finnenanordnung befindet. - Halbleiter nach Anspruch 1, wobei das mindestens eine Kühlelement (
30 ) oberhalb der Gate-Zone (22 ) geformt ist. - Halbleiter nach Anspruch 1 oder 2, wobei das mindestens eine Kühlelement ein sich quer erstreckender Balken- oder Stabkontakt (
30 ;40 ) ist, der oberhalb der Gate-Zone (22 ) ausgebildet ist. - Halbleiter nach Anspruch 1, auch umfassend elektrische Kontaktzonen (
24 ,26 ;32 ,34 ), die in den Source- (16 ) und Drain-Zonen (12 ) geformt sind. - Halbleiter nach Anspruch 4, wobei mindestens ein Kühlelement (
30 ;40 ) aus dem gleichen Material wie die elektrischen Kontakte (24 ,26 ;32 ,34 ) geformt ist. - Halbleiter nach einem der Ansprüche 4 oder 5, wobei mindestens ein Kühlelement (
30 ;40 ) und die elektrischen Kontaktzonen (24 ,26 ;32 ,34 ) aus Wolfram geformt sind. - Halbleiter nach einem der Ansprüche 1–6, wobei die Source-Zone, die Drain-Zone und eine Anordnung von Finnen aus Silizium bestehen und oberhalb einer vergrabenen Oxidschicht liegen, die in einem Substrat ausgebildet ist.
- Verfahren zum Herstellen eines Halbleiters (
10 ), umfassend: – Formen einer Source- (16 ) und Drain-Zone (12 ) und einer Anordnung von Finnen (18 ) oberhalb eines vergrabenen Oxidbereichs (14 ) eines Substrates, und – Formen, im Wesentlichen gleichzeitig, von elektrischen Kontakten (24 ,26 ;32 ,34 ) aus einem Material in elektrischem Kontakt mit der Source- (16 ) und Drain-Zone (12 ) und von mindestens einem Kühlelement (30 ;40 ) aus einem Material, das eine Wärmekapazität hat, die größer ist als die Wärmekapazität des Materials der Source-Zone, der Drain-Zone und der Anordnung von Finnen, wobei das Kühlelement sich in nächster Nähe zu den Finnen (18 ) der Finnenanordnung befindet und von den Finnen (18 ), der Source-Zone (16 ), der Drain-Zone (12 ) und der Gate-Zone (22 ) elektrisch isoliert und ein Balken- bzw. Stabkontakt (30 ;40 ) ist, der sich quer zu und oberhalb von wenigstens zwei Finnen (18 ) der Firmenanordnung befindet. - Verfahren nach Anspruch 8, wobei ferner eine Gate-Zone (
22 ) geformt wird und das mindestens eine Kühlelement (30 ) oberhalb der Gate-Zone (22 ) geformt wird. - Verfahren nach Anspruch 8 oder 9, wobei das Formen der elektrischen Kontakte und der Kühlelemente das Ablagern von Wolfram in den Source- und Drain-Zonen und in unmittelbarer Nachbarschaft zu den Firmen umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/561,170 US7678632B2 (en) | 2006-11-17 | 2006-11-17 | MuGFET with increased thermal mass |
US11/561,170 | 2006-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007054058A1 DE102007054058A1 (de) | 2008-05-29 |
DE102007054058B4 true DE102007054058B4 (de) | 2014-10-16 |
Family
ID=39326600
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007054058.4A Active DE102007054058B4 (de) | 2006-11-17 | 2007-11-13 | MuGFET mit erhöhter Wärmemasse und Verfahren zum Herstellen von diesem |
DE102007063857.6A Expired - Fee Related DE102007063857B3 (de) | 2006-11-17 | 2007-11-13 | Halbleiterbauelement als MuGFET mit erhöhter Wärmemasse und Verfahren zu dessen Herstellung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007063857.6A Expired - Fee Related DE102007063857B3 (de) | 2006-11-17 | 2007-11-13 | Halbleiterbauelement als MuGFET mit erhöhter Wärmemasse und Verfahren zu dessen Herstellung |
Country Status (2)
Country | Link |
---|---|
US (2) | US7678632B2 (de) |
DE (2) | DE102007054058B4 (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8110467B2 (en) * | 2009-04-21 | 2012-02-07 | International Business Machines Corporation | Multiple Vt field-effect transistor devices |
US8053318B2 (en) | 2009-06-25 | 2011-11-08 | International Business Machines Corporation | FET with replacement gate structure and method of fabricating the same |
US8110466B2 (en) | 2009-10-27 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cross OD FinFET patterning |
US9130058B2 (en) | 2010-07-26 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming crown active regions for FinFETs |
JP5713837B2 (ja) * | 2011-08-10 | 2015-05-07 | 株式会社東芝 | 半導体装置の製造方法 |
US20130240997A1 (en) * | 2012-03-19 | 2013-09-19 | International Business Machines Corporation | Contact bars for modifying stress in semiconductor device and related method |
US20150311138A1 (en) * | 2014-04-29 | 2015-10-29 | Qualcomm Incorporated | Transistors with improved thermal conductivity |
KR102366976B1 (ko) | 2015-05-04 | 2022-02-24 | 삼성전자주식회사 | 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법 |
US9583486B1 (en) | 2015-11-19 | 2017-02-28 | International Business Machines Corporation | Stable work function for narrow-pitch devices |
US10332871B2 (en) * | 2016-03-18 | 2019-06-25 | Intel IP Corporation | Area-efficient and robust electrostatic discharge circuit |
CN107579066B (zh) * | 2016-07-01 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
CN110429116B (zh) * | 2019-07-24 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
US11404414B2 (en) * | 2020-03-24 | 2022-08-02 | Qualcomm Incorporated | Integrated device comprising transistor coupled to a dummy gate contact |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030160233A1 (en) * | 2002-02-28 | 2003-08-28 | Rendon Michael J. | Method of forming a semiconductor device having an energy absorbing layer and structure thereof |
US20040150029A1 (en) * | 2003-02-04 | 2004-08-05 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
US20080111163A1 (en) * | 2006-11-14 | 2008-05-15 | Infineon Technologies Ag | Field effect transistor with a fin structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
US6573565B2 (en) * | 1999-07-28 | 2003-06-03 | International Business Machines Corporation | Method and structure for providing improved thermal conduction for silicon semiconductor devices |
US6818817B2 (en) * | 2000-09-18 | 2004-11-16 | Chris Macris | Heat dissipating silicon-on-insulator structures |
JP2005183770A (ja) * | 2003-12-22 | 2005-07-07 | Mitsubishi Electric Corp | 高周波用半導体装置 |
JP3809168B2 (ja) * | 2004-02-03 | 2006-08-16 | 株式会社東芝 | 半導体モジュール |
US7268397B2 (en) * | 2005-06-21 | 2007-09-11 | International Business Machines Corporation | Thermal dissipation structures for finfets |
US7501699B2 (en) * | 2005-06-30 | 2009-03-10 | Intel Corporation | Method and apparatus for electrical isolation of semiconductor device |
-
2006
- 2006-11-17 US US11/561,170 patent/US7678632B2/en active Active
-
2007
- 2007-11-13 DE DE102007054058.4A patent/DE102007054058B4/de active Active
- 2007-11-13 DE DE102007063857.6A patent/DE102007063857B3/de not_active Expired - Fee Related
-
2010
- 2010-03-10 US US12/720,700 patent/US8072061B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030160233A1 (en) * | 2002-02-28 | 2003-08-28 | Rendon Michael J. | Method of forming a semiconductor device having an energy absorbing layer and structure thereof |
US20040150029A1 (en) * | 2003-02-04 | 2004-08-05 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
US20080111163A1 (en) * | 2006-11-14 | 2008-05-15 | Infineon Technologies Ag | Field effect transistor with a fin structure |
DE102007054028A1 (de) * | 2006-11-14 | 2008-05-21 | Infineon Technologies Ag | Feldeffekt-Transistor mit einer Finnen-Struktur |
Also Published As
Publication number | Publication date |
---|---|
DE102007063857B3 (de) | 2017-07-13 |
US20100163995A1 (en) | 2010-07-01 |
US20080116515A1 (en) | 2008-05-22 |
US7678632B2 (en) | 2010-03-16 |
US8072061B2 (en) | 2011-12-06 |
DE102007054058A1 (de) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007054058B4 (de) | MuGFET mit erhöhter Wärmemasse und Verfahren zum Herstellen von diesem | |
DE102018218518B4 (de) | Epitaktische Strukturen in komplementären Feldeffekttransistoren | |
DE102007054028B4 (de) | Feldeffekt-Transistor mit einer Finnen-Struktur | |
DE102005007822B4 (de) | Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor | |
DE112011100484B4 (de) | Wärmeableitungsstruktur eines SOI-Feldeffekttransistors | |
DE102008025708B4 (de) | Kontaktstrukturen für FinFET-Bauelement und Verfahren zur Herstellung | |
DE10393687B4 (de) | Doppelgatehalbleiterbauelement mit separaten Gates und Verfahren zur Herstellung des Doppelgatehalbleiterbauelements | |
DE102012219375B4 (de) | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen | |
DE102016121417A1 (de) | Feldeffekttransistoren und Halbleitervorrichtung mit denselben | |
DE102013209110B4 (de) | Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien | |
DE2814973A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
EP0833386A1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
EP1051756A1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE102017123047B4 (de) | Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen | |
DE112011100975B4 (de) | Verfahren zur Herstellung biaxial verspannter Feldeffekttransistor-Bauelemente | |
DE102019128703A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102009038710B4 (de) | Halbleiterbauelement | |
DE112006001280B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102020123254A1 (de) | Halbleitervorrichtung | |
DE102014117556A1 (de) | Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur | |
DE112017006214T5 (de) | Bipolare Transistorvorrichtung mit isoliertem Gate, Herstellungsverfahren für eine Halbleitervorrichtung, und Herstellungsverfahren für eine bipolare Transistorvorrichtung mit isoliertem Gate | |
EP1543562B1 (de) | Integrierter feldeffekttransistor mit zwei steuerbereichen, verwendung dieses feldeffekttransistors und herstellungsverfahren | |
DE112017005931T5 (de) | Vertikaler feldeffekttransistor mit frontseitigen source- und drain-kontakten | |
DE102011003213A1 (de) | Halbleiterbauelement mit einer Vielzahl von FET-Zellen | |
DE10351932A1 (de) | MOS-Feldeffekttransistor mit kleiner Miller-Kapazität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 102007063857 Country of ref document: DE Effective date: 20140506 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |