DE102005027714A1 - Charge-Trapping-Speicherbauelement - Google Patents
Charge-Trapping-Speicherbauelement Download PDFInfo
- Publication number
- DE102005027714A1 DE102005027714A1 DE102005027714A DE102005027714A DE102005027714A1 DE 102005027714 A1 DE102005027714 A1 DE 102005027714A1 DE 102005027714 A DE102005027714 A DE 102005027714A DE 102005027714 A DE102005027714 A DE 102005027714A DE 102005027714 A1 DE102005027714 A1 DE 102005027714A1
- Authority
- DE
- Germany
- Prior art keywords
- nitride liner
- layer
- substrate
- word line
- oxidized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000003989 dielectric material Substances 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000002800 charge carrier Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- NCDKOFHLJFJLTB-UHFFFAOYSA-N cadmium(2+);dioxido(oxo)silane Chemical compound [Cd+2].[O-][Si]([O-])=O NCDKOFHLJFJLTB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
Ein oxidierter Bereich (10) ist zwischen einem Substrat (1) aus Halbleitermaterial und einem Nitridliner (11) angeordnet, der Wortleitungsstacks (4) eines Speicherzellenarrays sowie dazwischen vorhandene Bereiche des Substrates bedeckt. Der oxidierte Bereich ist dafür vorgesehen, den Nitridliner sowohl vom Substrat als auch von einer Speicherschichtfolge (3) aus dielektrischen Materialien, die für Charge-Trapping vorgesehen ist, zu trennen. Der Nitridliner wird als Ätzstoppschicht bei der Ausbildung von Seitenwandspacern verwendet, die in einem Peripheriebereich dazu dienen, die PN-Übergänge der Source-/Drain-Bereiche der Transistoren der Adressierschaltung an den geeigneten Stellen auszubilden.
Description
- Die vorliegende Erfindung betrifft Speicherbauelemente, die Arrays von Charge-Trapping-Speicherzellen umfassen.
- Nichtflüchtige Speicherzellen, die elektrisch programmierbar und löschbar sind, können als Charge-Trapping-Speicherzellen realisiert werden, die eine Speicherschichtfolge aus dielektrischen Materialien umfassen, in der eine Speicherschicht zwischen Begrenzungsschichten aus dielektrischem Material einer höheren Energiebandlücke als der Speicherschicht angeordnet ist. Die Speicherschichtfolge ist zwischen einem Kanalbereich innerhalb eines Halbleiterkörpers und einer Gate-Elektrode angeordnet, die vorgesehen ist, den Kanal mittels eines angelegten elektrischen Potenzials zu steuern. Beispiele für Charge-Trapping-Speicherzellen sind die SONOS-Speicherzellen, in denen jede Begrenzungsschicht ein Oxid ist und die Speicherschicht ein Nitrid des Halbleitermateriales, üblicherweise Silizium (
US 5768192 ,US 6011725 ). - Ladungsträger werden von Source nach Drain durch den Kanalbereich hindurch beschleunigt und gewinnen genügend Energie, um in der Lage zu sein, die untere Begrenzungsschicht zu durchdringen und innerhalb der Speicherschicht gefangen zu werden. Die so gefangenen Ladungsträger verändern die Schwellenspannung der Zellentransistorstruktur. Unterschiedliche Programmierzustände können durch Anlegen geeigneter Lesespannungen ausgelesen werden.
- Eine Veröffentlichung von B. Eitan et al., „NROM: a Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell" in IEEE Electron Device Letters 21, Seiten 543-545 (2000) beschreibt eine Charge-Trapping-Speicherzelle mit einer Speicherschichtfolge aus Oxid/Nitrid/Oxid, die insbesondere daran angepasst ist, mit einer Lesespannung betrieben zu werden, die der Programmierspannung entgegengesetzt ist (reverse read). Die Oxid-Nitrid-Oxid-Schichtfolge ist besonders darauf abgestimmt, den Bereich direkten Tunnelns zu vermeiden und den vertikalen Erhalt der gefangenen Ladungsträger zu garantieren. Die Oxid-Schichten sind mit einer Dicke von mehr als 5 nm spezifiziert.
- Die Speicherschicht kann durch ein anderes dielektrisches Material ersetzt werden, vorausgesetzt, die Energiebandlücke ist kleiner als die Energiebandlücke der Begrenzungsschichten. Die Differenz in den Energiebandlücken sollte so groß wie möglich sein, um eine möglichst gute Eingrenzung der gefangenen Ladungsträger sicherzustellen und damit auch einen guten Datenerhalt. Wenn Siliziumdioxid als Begrenzungsschicht verwendet wird, kann die Speicherschicht Tantaloxid, Cadmiumsilikat, Titanoxid, Zirkonoxid oder Aluminiumoxid sein. Auch intrinsisch leitendes, also nicht-dotiertes Silizium kann als Material der Speicherschicht verwendet werden.
- Ein Halbleiterspeicherbauelement umfasst ein Array von Speicherzellen, die für das Speichern von Information vorgesehen sind, sowie eine Adressierschaltung, die in einem Peripheriebereich angeordnet ist. CMOS-Feldeffekttransistoren sind wichtige Logikbauelemente von Adressierschaltungen. Source- und Drain-Bereiche dieser Feldeffekttransistoren sind in gewissen Abständen von der Gate-Elektrode angeordnet. In dem Herstellungsprozess werden deshalb Seitenwandspacer an den seitlichen Wänden der Gate-Elektrodenstacks verwendet, um die Source-/Drain-Bereiche zu implantieren, sodass die PN-Über gänge zwischen den dotierten Bereichen und dem Basishalbleitermaterial in einem Abstand von der Gate-Elektrode angeordnet sind. Zu diesem Zweck wird ein Nitridliner auf der Oberseite des Substrates oder Halbleiterkörpers und der Gate-Elektrodenstacks abgeschieden. Dieser Liner schützt die Bereiche der Grabenisolationen (STI, shallow trench isolation) zwischen den Bauelementen und dient als Ätzstoppschicht für das reaktive Ionenätzen der Oxidspacer. Nach der Implantierung der Source-/Drain-Bereiche werden die Oxidspacer entfernt, üblicherweise mittels nasschemischen Ätzens. Die Oxidspacer werden vorzugsweise aus TEOS (Tetraethylorthosilikat) hergestellt, und das Oxid wird direkt auf den Nitridliner aufgebracht. Das Oxid kann selektiv zu dem Nitrid des Liners entfernt werden. Deshalb ist der Nitridliner als Ätzstoppschicht in diesem Herstellungsschritt geeignet.
- Ein Nitridliner, der ganzflächig auf das Substrat des Bauelementes aufgebracht ist und daher auch den Bereich des Speicherzellenarrays abdeckt, zeigt jedoch nachteilige Effekte in Bezug auf die Betriebseigenschaften der Speichertransistoren. Der Nitridliner befindet sich direkt benachbart zu dem Wortleitungsstack der Speicherzellen und befindet sich im Kontakt mit der Speicherschichtfolge, die üblicherweise Oxid/Nitrid/Oxid ist. Man nimmt an, dass das die Ursache für schlechte RAC-Werte (retention after cycling) ist, wobei es sich um eine der Haupteigenschaften handelt, die bei Charge-Trapping-Speicherbauelementen optimiert werden müssen. Ungenügende RAC-Werte beruhen wahrscheinlich auf einer hohen Einfangdichte von Ladungsträgern in dem Nitridliner und/oder auf einer hohen mechanischen Spannung, die dadurch hervorgerufen wird, dass der Nitridliner direkt auf der Speicherschichtfolge abgeschieden wird, sodass die Bildung von Leckpfaden in der Speicherschichtfolge resultieren kann.
- Aufgabe der vorliegenden Erfindung ist es, ein Charge-Trapping-Speicherbauelement anzugeben, das verbesserte RAC-Werte zeigt, insbesondere eine NROM-Zelle mit einer Oxid-Nitrid-Oxid-Speicherschichtfolge. Insbesondere sollen Probleme, die sich aus der Anwendung eines Nitridliners in der Nähe der Speicherschichtfolge ergeben, beseitigt werden.
- Diese Aufgabe wird mit dem Charge-Trapping-Speicherbauelement mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dem Speicherbauelement ist ein oxidierter Bereich unterhalb des Nitridliners gebildet sowie gegebenenfalls noch laterale oxidierte Bereiche zwischen der Speicherschichtfolge und dem Nitridliner. Das Oxid dient dazu, die mechanische Spannung im Bereich zwischen dem Nitridliner und dem Halbleiterkörper oder Substrat abzubauen und verhindert den Verlust von Ladungsträgern aus der Speicherschicht in den Nitridliner. Der oxidierte Bereich kann durch ein Wachsen thermischen Oxides mittels RTO (rapid thermal oxidation) oder durch radikal-basierte Oxidation erzeugt werden. Diese beiden Verfahren können ein Standard-Ausheilverfahren zum Aktivieren des implantierten Dotierstoffes unter Stickstoffatmosphäre ersetzen, was den zusätzlichen Vorteil hat, dass kein weiterer Herstellungsschritt erforderlich ist. Die Prozessvariante der radikal-basierten Oxidation oxidiert außer dem Material des Halbleiterkörpers, vorzugsweise Silizium, auch das Nitrid einer Oxid-Nitrid-Oxid-Speicherschichtfolge und ermöglicht auf diese Weise eine räumliche Trennung der Speicherschicht von dem Nitridliner. Der Verlust von Ladungsträgern, die in den Nitridliner ausdiffundieren, kann auf diese Weise effizient verhindert werden. Andere Verfahrensschritte, insbeson dere die Bildung der TEOS-Spacer, werden nicht nachteilig beeinflusst.
- Es folgt eine genauere Beschreibung von Ausführungsbeispielen der Charge-Trapping-Speicherbauelemente anhand der Figuren.
- Die
1 zeigt einen Querschnitt eines Ausschnitts des Speicherzellenarrays vor dem Aufbringen des Nitridliners. - Die
2 zeigt den Querschnitt gemäß1 nach der Ausbildung der oxidierten Bereiche. - Die
3 zeigt den Querschnitt gemäß2 für ein weiteres Ausführungsbeispiel. - Die
4 zeigt den Querschnitt gemäß2 nach dem Aufbringen des Nitridliners und der Spacerschicht. - Die
5 zeigt den Querschnitt gemäß3 nach dem Aufbringen des Nitridliners und der Spacerschicht. - Die
6 zeigt einen Querschnitt eines Ausschnitts der Adressierperipherie nach dem Ausbilden von Oxidspacern. - Ein Ausführungsbeispiel des Bauelementes wird im Folgenden anhand eines bevorzugten Herstellungsverfahrens genauer beschrieben. Die
1 zeigt einen Querschnitt aus dem Speicherzellenarray quer zu der Längsrichtung der Wortleitungen. Der Halbleiterkörper oder das Substrat1 , Source-/Drain-Bereiche2 , eine Speicherschichtfolge3 mit einer unteren Begrenzungsschicht31 , einer Speicherschicht32 und einer oberen Begrenzungsschicht33 , der Wortleitungsstack4 einschließlich der Gate-Elektroden der Zellentransistoren mit Seitenwandisolationen7 in Spacerform und oberseitigen Isolationen8 und einer Oxidschicht9 , die die Seitenwände der Wortleitungsstacks bedeckt und einen Anteil der oberen Begrenzungsschicht33 bildet, sind für ein Zwischenprodukt eines typischen bevorzugten Ausführungsbeispiels dargestellt. Zwischen den Spacern der Seitenwandisolationen7 ist die Speicherschichtfolge entfernt worden, um nur eine dünne Restschicht der unteren Begrenzungsschicht31 übrig zu lassen. Statt dessen kann jedoch auch die gesamte Speicherschichtfolge3 ebenso in den Bereichen oberhalb der Source-/Drain-Bereiche2 belassen werden. Die Wortleitungsstacks4 sind als Doppelschichtstreifen dargestellt, die senkrecht zur Zeichenebene verlaufen und typischerweise eine untere Schicht aus vorzugsweise Polysilizium aufweisen, die die Gate-Elektroden der Transistorstrukturen der Speicherzellen umfassen, und eine obere elektrisch leitfähige Wortleitungsschicht, die vorgesehen wird, um den Leitungswiderstand zu vermindern. - Die in dem Querschnitt der
1 dargestellte Struktur ist das Zwischenprodukt des Herstellungsverfahrens, auf das der Nitridliner aufgebracht werden soll. Um die Struktur des Bauelementes zu erzeugen, wird die Oberfläche des Halbleiterkörpers oder Substrates1 in den Bereichen oberhalb der Source-/Drain-Bereiche2 oxidiert, um die oxidierten Bereiche10 , die in der2 wiedergegeben sind, auszubilden. - Die
2 zeigt den Querschnitt gemäß der1 nach dem Ausbilden der oxidierten Bereiche10 und nach einem Ausheilschritt zum Aktivieren des implantierten Dotierstoffes, was in einer Ausdehnung der Abmessungen der Source-/Drain-Bereiche2 resultiert. Der verbleibende Schichtanteil der unteren Grenzschicht31 , die ein Oxid sein kann, ist durch die gestrichelte Linie in dem oxidierten Bereich10 angedeutet. - Dieser verbleibende Schichtanteil der unteren Grenzschicht
31 wird angehoben, wenn das Halbleitermaterial des Halbleiterkörpers oder Substrates1 oxidiert wird und sich das Volumen des oxidierten Materiales wesentlich vergrößert. - Die
3 zeigt den Querschnitt gemäß der2 für ein anderes Ausführungsbeispiel, das seitliche oxidierte Bereiche101 aufweist, die zwischen der Speicherschichtfolge und dem Nitridliner angeordnet sind. Diese lateralen oxidierten Bereiche101 können vorzugsweise mittels radikal-basierter Oxidationsschritte hergestellt werden anstelle eines Ausheilverfahrens unter Stickstoffatmosphäre. Die Seitenwandisolationen7 und die oberseitigen Isolationen8 sind vorzugsweise Nitrid. In diesem Fall bildet die radikal-basierte Oxidation dünne oxidierte Schichten14 , die die Oberseite des Nitrids wie in3 gezeigt bedecken. - Die
4 und5 zeigen Querschnitte gemäß den Querschnitten der2 beziehungsweise3 , nachdem der Nitridliner11 und die Spacerschicht12 aufgebracht worden sind. Wie man den4 und5 entnimmt, wird der Nitridliner ganzflächig, einschließlich der Wortleitungsstacks, aufgebracht. Die Spacerschicht12 wird zunächst ganzflächig konform abgeschieden und anschließend anisotrop rückgeätzt, um die Seitenwandspacer in der Adressierperipherie zu bilden sowie die verbleibenden Anteile, die in den4 und5 gezeigt sind, innerhalb der schmalen Zwischenräume zwischen zueinander benachbarten Wortleitungsstacks. - Die
4 zeigt, dass der Nitridliner11 etwas von dem Halbleitermaterial unterhalb der oxidierten Bereiche10 abgesetzt ist. - Das alternative Ausführungsbeispiel gemäß der
5 umfasst ebenfalls laterale oxidierte Bereiche, die hier den Nitridliner11 auch von der Speicherschichtfolge3 , insbesondere von der Speicherschicht selbst, die in bevorzugten Ausführungsbeispielen Nitrid sein kann, trennen. Der oxidierte Bereich10 verhindert oder beeinträchtigt auf diese Weise ein Austreten von Ladungsträgern aus der Speicherschicht in den Nitridliner11 . Die5 zeigt daher das bevorzugte Ausführungsbeispiel, obwohl auch das Ausführungsbeispiel gemäß der4 eine Verbesserung darstellt, die zu besseren RAC-Werten führt. - Die
6 zeigt einen Querschnitt des Peripheriebereiches des Bauelementes mit dem Halbleiterkörper oder Substrat1 , dem Source-/Drain-Bereich2 , dem Gate-Dielektrikum5 und den Gate-Elektroden6 . Die Gate-Elektroden6 sind hier als Anteil der Schichtstacks dargestellt, mit einer unteren Schicht, die die Gate-Elektrode6 bildet und die dotiertes Polysilizium sein kann, und einer oberen Schicht, die Metall oder Metallsilizid sein kann. Die Seitenwandspacer13 sind auf dem Nitridliner11 angeordnet. Die Spacer13 sind als Maske für den Implantationsschritt vorgesehen, um die seitlichen Abmessungen der Source-/Drain-Bereiche2 zu vermindern. Die6 zeigt, dass das Gate-Dielektrikum5 einen Schichtanteil umfasst, der durch oxidiertes Halbleitermaterial gebildet ist, sodass die untere Grenze der Schicht des Gate-Dielektrikums im Bereich zwischen den Gate-Elektrodenstacks geringfügig tiefer vorhanden ist als im Bereich unterhalb der Stacks. Der Nitridliner11 dient hier als Ätzstoppschicht, wenn die Seitenwandspacer13 anisotrop geätzt werden, ausgehend von einer ganzflächig konform abgeschiedenen Schicht des Spacermaterials. - Es ist ein Vorteil dieses Speicherbauelementes, dass sowohl der Abbau der mechanischen Spannung als auch die räumliche Trennung zwischen der Speicherschichtfolge und dem Nitridliner eine positive Auswirkung auf die RAC-Betriebseigenschaft des Bauelementes haben, während die Bildung der Spacer in dem Peripheriebereich nicht nachteilig beeinflusst wird und in der üblichen Weise ausgeführt werden kann.
-
- 1
- Substrat
- 2
- Source-/Drain-Bereich
- 3
- Speicherschichtfolge
- 31
- untere Begrenzungsschicht
- 32
- Speicherschicht
- 33
- obere Begrenzungsschicht
- 4
- Wortleitungsstack
- 5
- Gate-Dielektrikum
- 6
- Gate-Elektrode
- 7
- Seitenwandisolation
- 8
- oberseitige Isolation
- 9
- Oxidschicht
- 10
- oxidierter Bereich
- 101
- lateraler oxidierter Bereich
- 11
- Nitridliner
- 12
- Spacerschicht
- 13
- Seitenwandspacer
- 14
- oxidierte Schicht
Claims (3)
- Charge-Trapping-Speicherbauelement mit einem Halbleiterkörper oder Substrat (
1 ) mit einer Hauptfläche, einem an der Hauptfläche angeordneten Array von Speicherzellen mit jeweils einem Kanalbereich, Source-/Drain-Bereichen (2 ), wobei der Kanalbereich zwischen den Source-/Drain-Bereichen angeordnet ist, einer Gate-Elektrode (6 ) und einer Speicherschichtfolge (3 ) aus dielektrischen Materialien, die für Charge-Trapping vorgesehen und zwischen dem Kanalbereich und der Gate-Elektrode angeordnet ist und eine Speicherschicht (32 ) zwischen Begrenzungsschichten (31 ,33 ) umfasst, außerdem mit Wortleitungsstacks (4 ), die längs Zeilen von Speicherzellen angeordnet und elektrisch mit den Gate-Elektroden verbunden sind, Seitenwandisolationen (7 ), die an Flanken der Wortleitungsstacks angeordnet sind und die Wortleitungsstacks elektrisch isolieren, und einem Nitridliner (11 ), der die Wortleitungsstacks und dazwischen vorhandene Bereiche der Hauptfläche bedeckt und als Ätzstoppschicht bei der Ausbildung von Seitenwandspacern vorgesehen ist, dadurch gekennzeichnet, dass ein oxidierter Bereich (10 ) zumindest zwischen dem Nitridliner (11 ) und dem Halbleiterkörper oder Substrat (1 ) angeordnet ist. - Charge-Trapping-Speicherbauelement nach Anspruch 1, bei dem der oxidierte Bereich (
10 ) außerdem laterale oxidierte Bereiche (101 ) umfasst, die zwischen dem Nitridliner (11 ) und der Speicherschicht (32 ) angeordnet sind. - Charge-Trapping-Speicherbauelement nach Anspruch 1 oder 2, bei dem eine Adressierschaltung aus Feldeffekttransistoren vorhanden ist, diese Transistoren jeweils ein Gate-Dielektrikum aufweisen und Bereiche dieses Gate-Dielektrikums zwischen dem Nitridliner und dem Halbleiterkörper oder Substrat angeordnet sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/141,254 US7144776B1 (en) | 2005-05-31 | 2005-05-31 | Charge-trapping memory device |
US11/141,254 | 2005-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005027714A1 true DE102005027714A1 (de) | 2006-12-07 |
Family
ID=37402053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005027714A Withdrawn DE102005027714A1 (de) | 2005-05-31 | 2005-06-15 | Charge-Trapping-Speicherbauelement |
Country Status (2)
Country | Link |
---|---|
US (1) | US7144776B1 (de) |
DE (1) | DE102005027714A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060281255A1 (en) * | 2005-06-14 | 2006-12-14 | Chun-Jen Chiu | Method for forming a sealed storage non-volative multiple-bit memory cell |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US5830794A (en) * | 1996-03-11 | 1998-11-03 | Ricoh Company, Ltd. | Method of fabricating semiconductor memory |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US20030205727A1 (en) * | 2001-03-17 | 2003-11-06 | Samsung Electronics Co., Ltd | Flash memory device and a method for fabricating the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US6426247B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Low bitline capacitance structure and method of making same |
DE10256936B3 (de) * | 2002-12-05 | 2004-09-09 | Infineon Technologies Ag | Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen |
US6869843B2 (en) * | 2003-06-27 | 2005-03-22 | Macronix International Co., Ltd. | Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same |
US7041545B2 (en) * | 2004-03-08 | 2006-05-09 | Infineon Technologies Ag | Method for producing semiconductor memory devices and integrated memory device |
-
2005
- 2005-05-31 US US11/141,254 patent/US7144776B1/en not_active Expired - Fee Related
- 2005-06-15 DE DE102005027714A patent/DE102005027714A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830794A (en) * | 1996-03-11 | 1998-11-03 | Ricoh Company, Ltd. | Method of fabricating semiconductor memory |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US20030205727A1 (en) * | 2001-03-17 | 2003-11-06 | Samsung Electronics Co., Ltd | Flash memory device and a method for fabricating the same |
Non-Patent Citations (2)
Title |
---|
EITAN,B., et al.: NROM: ANovel Localized Trapping, 2-Bit Nonvolatile Memory Cell IEEE Electron Device Letters, Vol. 21, No. 11, Nov. 2000, S. 543-545 |
EITAN,B., et al.: NROM: ANovel Localized Trapping,2-Bit Nonvolatile Memory Cell IEEE Electron Device Letters, Vol. 21, No. 11, Nov. 2000, S. 543-545 * |
Also Published As
Publication number | Publication date |
---|---|
US7144776B1 (en) | 2006-12-05 |
US20060267078A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10328577B4 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
DE10129958B4 (de) | Speicherzellenanordnung und Herstellungsverfahren | |
DE102004060171B4 (de) | Charge-trapping-Speicherzelle und deren Herstellungsverfahren | |
DE112004000380B4 (de) | Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung | |
DE10036911C2 (de) | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle | |
DE102005012112B4 (de) | Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE102006005547A1 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben | |
DE10350751A1 (de) | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekttransistor | |
DE10203762A1 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
DE10039441A1 (de) | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren | |
DE102004006505B4 (de) | Charge-Trapping-Speicherzelle und Herstellungsverfahren | |
DE102016100562A1 (de) | Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats | |
DE10336876A1 (de) | Speicherzelle mit Nanokristallen oder Nanodots | |
DE112017006252T5 (de) | Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist | |
DE102005008058A1 (de) | Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement | |
DE102006028954A1 (de) | Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung | |
DE102005048197B3 (de) | Halbleiterspeicherbauelement mit vergrabenen Bitleitungen und selbstjustierenden Bitleitungskontakten und dessen Herstellungsverfahren | |
EP1518277B1 (de) | Verfahren zur herstellung eines nrom-speicherzellenfeldes | |
DE10333549B3 (de) | Charge-Trapping-Speicherzelle | |
EP1514304B1 (de) | Verfahren zur herstellung einer nrom-speicherzellenanordnung | |
EP0945902A1 (de) | MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür | |
EP1635395A2 (de) | Charge-trapping-Halbleiterspeicherbauelement mit Ladungshaftstellen-Speicherzellen | |
DE102005020342B4 (de) | Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen | |
DE102005045636B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einer zum Ladungseinfang geeigneten Speicherschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |