CN1983479A - 具有内部电流消去和底部端子的多层陶瓷电容器 - Google Patents

具有内部电流消去和底部端子的多层陶瓷电容器 Download PDF

Info

Publication number
CN1983479A
CN1983479A CNA2006100640287A CN200610064028A CN1983479A CN 1983479 A CN1983479 A CN 1983479A CN A2006100640287 A CNA2006100640287 A CN A2006100640287A CN 200610064028 A CN200610064028 A CN 200610064028A CN 1983479 A CN1983479 A CN 1983479A
Authority
CN
China
Prior art keywords
layer
electrode
conductive
dielectric layer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100640287A
Other languages
English (en)
Other versions
CN1983479B (zh
Inventor
安德鲁·P·里特
约翰·L·高尔瓦格尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN1983479A publication Critical patent/CN1983479A/zh
Application granted granted Critical
Publication of CN1983479B publication Critical patent/CN1983479B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents

Abstract

本发明提供一种包括电极的低电感电容器，该电极布置在电介质层中且被定向使得该电极基本垂直于安装表面。垂直电极沿器件周边被暴露从而确定形成端子焊区的位置，定义焊区之间狭窄且受控的间距，意在减小电流回路区域和部件电感。电流回路区域及因此部件等效串联电感(ESL)的进一步减小可通过交叉指型端子提供。端子可通过各种无电镀技术形成，且可以直接焊接到电路板焊垫。端子也可位于电容器“末端”上从而允许电测试或控制焊料倒角的尺寸和形状。两端子器件可以被形成，以及在器件的给定底(安装)表面上具有多个端子的器件。端子也可形成在顶表面(与指定安装表面相对)上且可以是相对于底表面的镜像、反镜像、或不同形状。

Description

具有内部电流消去和底部端子的多层陶瓷电容器
技术领域
本主题总地涉及用于去耦电容器的改进部件设计，其一般导致相对低的成本、低电感和低等效串联电阻(ESR)的器件。
背景技术
随着在电子电路应用中开关速度提高和脉冲上升时间减小，减小电感的需要成为改善系统性能的严重限制。甚至用作局部能量源的去耦电容器，能产生不可接受的电压尖峰：V＝L(di/dt)。因此，在di/dt可以非常大的高速电路中，电势电压尖峰的大小仅可以通过减小电感值L来减小。
现有技术包括数种策略用于减小与标准多层芯片电容器相当的多个芯片电容器的等效串联电感或ESL。第一示例性策略包括几何相反端子(reversegeometry termination)，例如在例如AVX公司制造和销售的低电感芯片电容器(LICC)设计中所采用的。在LICC中，电极端接在芯片的长侧面而不是短侧面。由于芯片电容器的总电感部分地由其长宽比确定，所以LICC几何相反端子导致电感从传统MLC芯片减小至六分之一。
交叉指型电容器(IDC)结合了用于减小电容器电感的第二种已知方法。IDC包括具有主部分和连接到形成在电容器周边的各端子的多个接片(tab)部分的电极。多个这样的端子可以帮助减小器件的寄生电感。U.S.专利No.6243253(DuPre等)中公开了交叉指型电容器的示例。
用于减小电容器电感的再一已知技术包括设计供选电流路径以最小化电容器电极的互感因子。低电感芯片阵列(LICA)产品，例如AVX公司制造和销售的，通过构造球栅阵列多层电容器使得从正极板流出的充电电流沿相邻负极板以相反方向返回而最小化了互感。使用LICA技术通过电极的低纵横比(aspect ratio)、电极接片的布置实现了低电感值，从而消去了电感和电极到安装表面的垂直方位。
引入用于最小化电感的具有相反电流路径的相邻电极的其他参考文献包括U.S.公开专利申请No.2005/0047059(Togashi等)和U.S.专利No.6292351(Ahiko等)。这两篇参考文献都利用了电极相对于安装表面的垂直方位。公开了在垂直取向位置中使用的电极的其他参考文献包括U.S.专利No.5517385(Galvagni等)、No.483 1494(Arnold等)和No.6885544(Kim等)。
公开了旨在减小部分地包括电容性器件的集成电路封装中的电感的特征的一已知参考文献是U.S.专利No.6483692(Figueroa等)。该参考文献意识到电感与电流必须流过的电路板“回路区域(loop area)”或电距离(或跨距(span))相关。在Figeuroa等的专利中期望最小化这样的回路区域，由此减小电感水平。在Figueroa等的专利中还提供了扩展表面焊区(land)，提供大的表面面积，其据说导致特征在于减小的电感和电阻水平的更可靠的连接。
U.S.专利No.6661640(Togashi)还公开了通过最大化器件端子的表面面积减小去耦电容器的ESL的特征。U.S.专利No.6917510(Prymak)公开了具有形成来导致电极之间的窄间隙的端子扩展部的电容器实施例。U.S.专利No.6822847(Devoe等)的末端电极几乎覆盖在电容器体的中心部分处的细分隔线。
包括用于减小部件电感的特征的另一些已知参考文献对应于U.S.专利No.6757152(Galvagni等)和No.6606237(Naito等)，其中在多层电容器中利用导电通孔来形成到上电极的通常低电感的连接。
可以说明低电感多层电子器件的某些方面的另外的背景参考文献包括U.S.专利No.6576497(Ahiko等)和No.3444436(Coda)以及美国公开专利申请No.2004/0184202(Togashi等)。
虽然在多层电子部件以及相关的制造方法领域中各方面和供选特征是已知的，但是没有出现一个设计能基本解决上述问题的全部。这里将全部前述美国专利和公开专利申请的公开完全引入到本申请中作为参考。
发明内容
本主题意识到且致力于去耦电容器的前述各种方面、以及对这样的器件中减小的电感的期望。因此，一般地说，本公开技术的主要方面是一种改进的电容器结构，其导致较低的总电感。
本技术的实施例提供的额外优点包括设计简单、低成本、低ESR、以及改善的机械强度。这样的优点对于计算机处理和其它高频率电子应用是特别有用的，且可以为传统低电感去耦电容器设计提供合意的代替品。
一个示例性多层电子部件实施例包括多个第一电极层，每个第一电极层包括具有由四个边缘界定的第一和第二表面的第一电介质层以及覆盖这样的第一电介质层的该第一表面的一部分且延伸到这样的第一电介质层的一个边缘的至少一部分的第一导电层；与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括具有由四个边缘界定的第一和第二表面的第二电介质层以及覆盖这样的第二电介质层的该第一表面的一部分且延伸到这样的第二电介质层的一个边缘的至少一部分的第二导电层，该第二导电层形成为第一导电层的镜像；覆盖这样的第一电极层的该至少一个边缘的一部分且电连接该多个第一电极层的每个的这样的第一导电层的第一导电端子层；以及覆盖这样的第二电极层的该至少一个边缘的一部分且电连接这样的多个第二电极层的每个的该第二导电层的第二导电端子层。
在前述示例性实施例中，优选地这样的第一导电端子层和这样的第二导电端子层构造来在其间沿该第一和第二电极层两者的所述至少一边缘的一部分形成间隙，藉此形成从这样的第一导电端子层穿过所述多个第一电极层和多个第二电极层到所述第二导电端子层的最小电流回路区域。
在另一示例性多层电子部件实施例中，包括多个第一电极层，每个第一电极层包括：具有由四个边缘界定的第一和第二表面的第一电介质层；覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的一个边缘的至少一部分的第一导电层；以及覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的所述一个边缘的至少一部分的第二导电层；且包括与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：具有由四个边缘界定的第一和第二表面的第二电介质层；覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的一边缘的至少一部分的第三导电层；以及覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的所述一个边缘的至少一部分的第四导电层；且还包括第一导电端子层，其覆盖所述多个第一和第二电极层的所述至少一个边缘的一部分且电连接所述多个第一电极层的每个的所述第一导电层和所述第二电极层的所述第四导电层；以及第二导电端子层，其覆盖所述多个第一和第二电极层的所述至少一个边缘的一部分且电连接所述多个第一电极层的每个的所述第二导电层至所述第二电极层的所述第三导电层。
在前述另一示例性实施例中，优选地构造该第一导电端子层和该第二导电端子层从而在其间沿所述第一和第二电极层两者的所述至少一个边缘的一部分形成间隙，藉此形成从所述第一导电端子层穿过所述多个第一电极层和多个第二电极层到所述第二导电端子层的最小电流回路区域。
将理解，本主题同样适合于相应的方法。这样的方法的一个示例涉及一种制造低等效串联电感(ESL)多层电子部件的方法。这样的方法优选地包括提供多个第一电极层，每个第一电极层包括具有由四个边缘界定的第一和第二表面的第一电介质层、以及覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的一个边缘的至少一部分的第一导电层；提供多个第二电极层，每个第二电极层包括具有由四个边缘界定的第一和第二表面的第二电介质层、以及覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的一个边缘的至少一部分的第二导电层，该第二导电层形成为所述第一导电层的镜像；以各交替层堆叠所述第一和第二多个电极层；提供电连接所述多个第一电极层的各第一导电层的第一导电端子层；提供电连接所述多个第二电极层的各第二导电层的第二导电端子层；以及配置该第一和第二导电端子层以在其间沿所述第一和第二电极层两者的所述至少一个边缘的一部分形成间隙。
将理解，又一方法可包括额外步骤或方面。例如，与上述构造步骤相关的一种示例性方法可额外地包括配置所述第一和第二导电端子层从而在由所述电极层的堆叠形成的包括所述堆叠的第一和第二多个电极层的每个的所述一个边缘的表面上形成通过间隙分隔开的多个交叉指型指(interdigtated finger)。在又一示例性方法中，本主题可包括，在提供该第一和第二导电端子层的各步骤之前掩模化部分该交叉指型指，使得该掩模化在提供该第一和第二端子层的各步骤期间阻止了交叉指型指的短路。
某些本发明实施例的低电感优点通过内部电极和周边端子焊区的配置部分地实现。在多层电容器内在安装位置可以使用和定向各种选择的电极结构，使得电极基本垂直于安装表面。这样的“垂直电极”延伸到电容器的其上形成端子焊区的周边且沿其暴露。例如，端子可以通过这里公开的各种无电镀或电解镀技术形成。垂直电极的暴露部分和相应的端子焊区形成来定义焊区之间狭窄且受控的间距，其意在减小电流回路区域，由此减小部件电感。在某些示例性实施例中这样的间距可形成为约100和400微米之间。电极曝露和相应的端子也可位于电容器的“末端”以允许电测试或控制焊料倒角(solder fillet)的尺寸和形状。
根据本公开技术的另一优点涉及到特定配置的端子焊区位置提供的容易粘附。不需要球栅阵列(BGA)技术，因此端子焊区可以直接焊接到电路板焊垫(如根据焊区栅格阵列(LGA)技术)且不需要焊料球。
又一优点对应于本主题电容器的可用设计选项的多样性。不同电极构造可以被采用，端子在一个或更多器件表面上。可以形成两端子器件，以及在器件的给定安装表面上具有多个端子的器件。端子也可形成在与该安装表面相对的表面上，且可以是相关于底表面的镜像、反镜像、或不同形状。
各种另外的目标和优点通过实施例提供，实施例具有以下示例性特征，即，通过a)最小化相反极性内部电极接片之间的间隙，b)使外部端子与定义该间隙的暴露接片匹配，以及c)最小化底覆盖层的“高度”，可以最小化电流回路区域，且电流回路跨距(与电流流动垂直的方向)应被最大化，其引起某些设计变型例如多端子LGA和交错插入特征。
本主题的额外目的和优点在这里的详细说明中提出，或者将从该详细说明而对本领域普通技术人员变得显然。另外，本领域技术人员还应理解，通过参照本公开技术，对特定示出的、参考的、以及论述的特征的修改和变型可以在各种实施例和本公开技术的使用中实践，而不偏离本公开技术的思想和范围。这样的变型可包括但不限于，等价方法和特征的替换，或用于所示的、所参考的、或所论述的那些的材料，以及各种部件、特征等的功能、操作或位置的反转。
此外，将理解，本主题的不同实施例以及不同的当前优选实施例可包括当前公开特征或元件的各种组合或配置，或它们的等价物(包括未在图中明确示出或在详细说明书中陈述的特征组合及其配置)。参照说明书的剩下部分后，本领域技术人员将会更好地理解这些和其他实施例的特征和各方面。
附图说明
针对本领域普通技术人员，说明书中参照附图对本主题进行了全面和充分的说明，包括其较佳模式，附图中：
图1描述了用于第一已知的(即现有技术)示例性电容器实施例的电流回路的各方面；
图2描述了用于第二已知的(即现有技术)示例性电容器实施例的电流回路的各方面；
图3提供了低电感芯片电容器的一般电感趋势的图形说明，特别描述了对于不同尺寸的多个示例性电容器实施例集总(lumped)ESL值与消去回路宽度(cancellation loop width)之间的关系；
图4描述了根据本公开技术的示例性水平电极电容器实施例的电流回路的各方面；
图5描述了根据本公开技术的示例性垂直电极电容器实施例的电流回路的各方面；
图6提供了在安装部件之前和之后在各位置根据本主题的安装基板和示例性电容器实施例的一般透视图；
图7A提供了根据本公开技术的各方面具有两个宽暴露安装端子的示例性电容器实施例的一般透视图；
图7B提供了根据本公开技术的各方面具有两个安装端子的示例性电容器实施例的一般透视图，焊区从电容器的安装表面延伸到相邻侧表面；
图7C提供了根据本公开技术的各方面具有四个安装端子的示例性电容器实施例的一般透视图；
图7D提供了根据本公开技术的各方面具有两个窄暴露安装端子的示例性电容器实施例的一般透视图；
图8A和8B分别示出了相关于安装基板焊接根据本主题的示例性电容器实施例的各方面；
图9A提供了根据本公开技术的各方面具有两个安装端子和窄暴露侧端子的示例性电容器实施例的一般透视图；
图9B提供了根据本公开技术的各方面具有两个安装端子和宽暴露侧端子的示例性电容器实施例的一般透视图；
图10提供了根据本主题的各方面具有六个安装端子的示例性电容器实施例的倒转透视图；
图11A和11B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第一示例的平面图；
图12A和12B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第二示例的平面图；
图13A和13B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第三示例的平面图；
图13C提供了包括图13A和13B的示例性电极的已形成端子的电容器的侧视图；
图14A和14B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第四示例的平面图；
图14C提供了包括图14A和14B的示例性电极的已形成端子的电容器的侧视图；
图15A和15B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第五示例的平面图；
图15C提供了包括图15A和15B的示例性电极的已形成端子的电容器的侧视图；
图16A和16B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第六示例的平面图；
图16C提供了包括图16A和16B的示例性电极的已形成端子的电容器的侧视图；
图17A和17B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第七示例的平面图；
图17C提供了包括图17A和17B的示例性电极的已形成端子的电容器的侧视图；
图18A和18B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第八示例的平面图；
图18C提供了包括图18A和18B的示例性电极的已形成端子的电容器的侧视图；
图19A和19B提供了在本技术的电容器实施例中使用的各第一和第二极性的电极的第九示例的平面图；
图19C提供了包括图19A和19B的示例性电极的已形成端子的电容器的侧视图；
图20A和20B提供了包括各第一和第二极性电极的第十示例的本技术电容器实施例的相对安装表面的各顶和底视图，所述电极例如在图20C和20D的各平面图中所示的那些。
图20E提供了当安装到另一电子部件时已形成端子的电容器例如图20A和20B所示的那些的侧视图；
图21A和21B提供了包括各第一和第二极性电极的第十一示例的本技术电容器实施例的相对安装表面的各顶和底视图，所述电极例如在图21C-21H的各平面图中所示的那些。
图21I提供了当安装到另一电子部件时已形成端子的电容器例如图21A和21B所示的那些的侧视图；
图22A和22B提供了包括各第一和第二极性电极的第十二示例的本技术电容器实施例的相对安装表面的各顶和底视图，所述电极例如在图22C-22H的各平面图中所示的那些。
图23E和23F提供了包括各第一和第二极性电极的第十三示例的本技术电容器实施例的安装表面和侧表面的各视图，所述电极例如图23A-23D的各平面图所示的那些；
图24E和24F提供了包括各第一和第二极性电极的第十四示例的本技术电容器实施例的安装表面和侧表面的各视图，所述电极例如图23A-23D的各平面图所示的那些；
图25提供了对于根据本主题的0805焊区-栅格阵列电容器实施例测量和模拟的电感值与频率之间的关系的图示；
图26提供了0508现有技术电容器和根据本主题各方面设计的两个不同0805电容器的阻抗与频率之间的关系的图示；
图27A和27B分别示出包括电浮置锚接片特征的第一和第二电极层，如可被堆叠以提供本主题一实施例的那些；
图27C示出交替对应于图27A和27B所示那些的电极的堆叠的分解视图；
图27D是根据本主题第一锚接片特征实施例的部分组装电容器在形成端子之前的透视图，示出交替的电极层；
图28A和28C分别示出包括电浮置锚接片特征的第一和第二电极层，如可被堆叠以提供本主题再一实施例的那些；
图28B示出具有锚接片层的绝缘层，其可堆叠在图28A和28C所示的电极之间；
图28D以分解视图示出与图28A、28B和28C所示的那些对应的电极和绝缘层的堆叠；
图28E是根据本主题第二锚接片特征实施例的部分组装电容器在形成端子之前的透视图，示出了当前的交替电极层；
图29A和29C分别示出包括电浮置锚接片特征的第一和第二电极层，如可被堆叠以提供本主题再一实施例的那些；
图29B示出具有U形锚接片层的绝缘层，其可以堆叠在图29A和29C所示的电极之间；
图29D以分解视图示出与图29A、29B和29C所示的那些对应的电极和绝缘层的堆叠；
图29E是根据本主题第三锚接片特征实施例的部分组装电容器在形成端子之前的透视图，示出了交替的电极层；
图30A至30C、30D至30F、以及30G至30I分别示出图27至29所示实施例的透视图，且示出不同锚接片实施例的镀工序；
图31A至31C、31D至31F、以及31G至31I分别示出图27至29所示实施例的透视图，包括可以与不同锚接片实施例的镀工序一起使用的可选掩模化步骤；
图32提供了低电感MLCC部件的一般电感趋势的图像比较，尤其示出根据本技术的不同尺寸的多个示例性LGA电容器实施例的集总ESL值与消去回路宽度之间的关系；
图33图解示出了对于具有恒定端子间隙间隔的一系列示例性LGA部件测量的ESL与消去跨距之间的关系；以及
图34图解示出了与本主题相比集总ESL与各现有电容器结构之间的关系。
整个说明书和附图中附图标记的重复使用意在表示本主题的相同或相似的特征或元件。
具体实施方式
本主题涉及用于去耦电容器的改善的元件设计，其选择性引入紧密间隔的端子间隙和/或垂直取向电极以提供具有较低电感和低ESR的部件。
如上面在背景技术部分中参考的那样，许多已知系统和方法已经致力于具有低电感和/或低ESR值特性的多层电子部件的形成。这些已知技术的示例包括引入了几何相反端子、交叉指型电容器电极、或在相邻电极中具有交替电流流动的球栅阵列的一种或更多的部件。前述方法的每个的中心是为了最小化在电容器及其安装位置之间形成的载流回路区域。假定安装位置与传统电路板对应，则这样的载流回路通过下面的各特征部分地形成：最接近电路板的内部电极、最接近电容器的电路板电源层、在焊料垫和板电源层之间的电容器端子和通孔。
图1和2分别示出安装到各自电路板的两个示例性现有技术电容器的载流回路的各方面。如图1所示，第一现有技术电容器10对应于包括设置在电介质材料16的体内的多个第一电极12和第二电极14的多层器件。每个第一电极12与相反极性的第二电极14成对以形成相对的电容器极板。两个厚膜端子条18形成在电容器10的两侧以分别连接相同极性的多个内部电极且提供用于安装该部件的各自的周缘位置。部分端子18耦接到形成在电路板22上的焊料垫20。(应理解，为了便于示出，在示出芯片部件与电路板之间的连接的图1和其他图中这样的电路板的仅一部分被示出。)电路板22内的通孔24将焊料垫20连接到与板22相关的电源层26。
仍参考图1，这样的示例性实施例中的电流回路用虚线28表示，其从最接近电路板22的第二电极14流经最接近电路板22的第一电极12、电路板通孔24、以及在通孔24之间行进的电源层26。图1中的电流回路28的二维视图定义的区域是电流回路区域。
根据本主题各方面的目的是尽可能多地减小该电流回路区域，其是这样的电流回路的长度和宽度两者的函数。电流回路的也贡献给总器件电感的相关方面是这里称为的电流回路的“跨距”。电流不在图1和后面的其他图的电流回路28表示的二维线中行进。电流回路跨与电流垂直的第三电容器维度传播。例如，在图1中，电流回路跨距从电容器的前部向后部延伸(与图1所示的平面垂直的方向)。虽然减小电流回路区域是有益的，但增加或最大化电流回路跨距也是有利的。形成有本公开的特征的电容器与其他已知电容器构造相比一般具有与电流回路跨距成比例的低ESL的特征，所述本公开的特征选择性地包括垂直电极和/或延展焊区。
参考图2，示例性现有技术电容器实施例10’包括设置在电介质材料16的体内的第一电极12和第二电极14，类似于图1的布置。还提供周边端子18’以分别连接相同极性的多个内部电极。与图1的端子18相比，图2的端子18’还沿着电容器10’的顶和底表面延伸从而与板通孔24’相遇，板通孔24’比图1的通孔24更靠近地间隔开。图2的端子18’形成与通孔24’的更靠近位置耦接的扩展焊区，与图1相比其有助于减小电流回路28’定义的面积。
电容器中的电流回路区域如何影响这样的器件的总电感的相关说明可以在图3的曲线图中理解。图3的曲线图提供了电感趋势，其绘制了以微微亨(pH)计的集总ESL与以毫米(mm)计的电流区域回路的宽度之间的关系。数据点32对应于具有0102表尺寸(case size)的电容器芯片的测量ESL值。应理解，表尺寸“xxyy”是由EIA(电子工业协会)开发的参考标准，以表示具有约0.xx乘0.yy英寸的尺寸的芯片器件。因此，例如0102芯片具有0.01英寸乘0.02英寸的长度和宽度尺寸。宽度尺寸(图3中称为消去回路宽度)直接贡献给已经论述的电流回路区域。0102芯片具有约0.25mm的消去回路宽度。对于具有更大表尺寸的电容器该宽度尺寸增大，因此增大总ESL值，如图3所示。数据点34对应于0204芯片(具有0.51mm的消去回路宽度)的预计ESL值。数据点36、38和40分别对应于0306、0508和0612芯片(分别具有约0.76mm、1.27mm和1.52mm的消去回路宽度)的测量值。
现在将相关于其载流回路区域的减小论述根据本主题各方面的不同实施例。图4描述了电容器实施例42，其包括与图2描述的电容器10’类似的许多特征。采用相同的附图标记以表示这样的特征。多个第一电极12和第二电极14与多个电介质层16以交错插入布置(interleaved arrangement)交替堆叠，从而形成以顶和底表面为特征的多层布置，该顶和底表面中的一个为了描述而被认为是安装表面(由附图标记46表示)。通过示例性方法例如利用激光熔蚀以在器件中形成开口且接着在该开口中镀导电材料的步骤，穿过电容器42的安装表面形成第一和第二导电通孔44a和44b。第一导电通孔44a穿过相对于安装表面46设置的电介质覆层形成，使得通孔44a设置为与最接近安装表面46的最底部第一电极12直接接触。导电通孔44b穿过相同电介质覆层且穿过形成在最底部第一电极12内的开口形成，直到通孔44b直接接触最底部第二电极14。然后沿器件周边形成端子18’，使得一个端子电连接每个第一电极12以及导电通孔44a，且一个端子电连接每个第二电极14以及导电通孔44b。端子18’还提供用于将电容器42安装到电路板22上的焊料垫20’的焊区。通孔44a和44b通常间隔开与端子焊区18’之间的间隙基本相等的距离。该距离还可对应于焊料垫20’之间的间隙和电路板通孔24’之间的距离。如图4所示，与安装到电路板22的电容器实施例42相关的电流回路48定义比图1和2中的现有技术电容器实施例的任一个小得多的区域。
现在参考本公开技术的另一实施例，图5描述了示例性电容器实施例50，其包括与多个电介质层交替堆叠的多个第一电极52和第二电极54。每个第一电极52与第二电极54之一成对以形成相对的电容器极板。图5示出一个第一电极52和叠置在其上的一个第二电极54，彼此隔离开的这样的电极的平面图可以在图11A和11B中观察。
图32提供了数据线3210表示的低电感MLCC部件的一般电感趋势的图示比较，尤其示出了曲线图上数据线3220表示的根据本技术的不同尺寸的多个示例性LGA电容器实施例的集总ESL值与消去回路宽度之间的关系。数据线3210表示对于传统的1206多层电容器例如现有技术的图1和2所示的那些，ESL在约300-350pF之间基本恒定，与端子之间的间距无关。然而，根据本技术，例如根据本主题构造的图5所示的LGA结构显示ESL随着端子和引导到端子的相关内部接片之间的间距减小而显著降低。ESL的该降低由数据线3220表示。
图33进一步图解示出了具有恒定端子间隙间距的一系列LGA部件的测量ESL值与消去跨距(cancellation span)之间的关系。数据线3310示出根据本主题构造的LGA电容器的ESL可以通过增大消去回路的总跨距即与电流垂直的端子的方向而减小。图33图解示出从“0204”至“1206”范围的多种部件规格的测量ESL，且示出保持恒定的端子间隙间距时ESL的改变。图34图解示出集总ESL与各种现有电容器结构之间的关系，与本主题相比较。特别地，根据本主题构造的LGA器件可表现出比以前采用的和已知的结构更小的集总等效串联电感(ESL)。
图11A示出在一片电介质材料56上设置的示例性第一电极52，图11B示出在一片电介质材料56上设置的示例性第二电极54。电极52和54基本是L形且特征在于各自的主部分62a、62b和扩展部分或接片部分64a、64b。用于电极层52和54的示例性材料包括铂、镍、铜、铂银合金、或者其它合适导电物质。电介质材料56可以包括钛酸钡、氧化锌、具有低温玻璃(low-fireglass)的氧化铝、或其它适当的陶瓷或玻璃粘合材料。供选地，该电介质可以是有机化合物例如环氧树脂(具有或没有混合在其中的陶瓷，具有或没有纤维玻璃)，常用的如电路板材料，或者一般作为电介质的其他塑料。在本技术的某些实施例中，电介质片和选择性交错插入的电极可以堆叠且在外部(或周边)端子的应用之前一起烧结。在另一些实施例中，可以使用预先烧结的电介质片。在再另一些实施例中，层叠部件可以通过交替印刷和干燥绝缘膏(用于电介质层)和导电膏(用于电极层)的层而形成。本领域技术人员已知的形成多层电子器件的其它方法也可以根据本主题的思想和范围而被采用。
返回参考图5，第一电极52、第二电极54和电介质层56被选择性地交错插入(interleave)从而形成堆叠布置，其特征在于各顶和底表面以及四个侧表面。顶和底表面通常对应于一个或多个电介质层56。电容器50的侧面包括两个较长侧面58a和58b以及两个较矩侧面60a和60b。图5的电容器50的取向与图1、2和图4所示的电容器不同在于安装表面不是多层堆叠的顶和底表面之一。安装到电路板22的电容器50的表面对应于其侧表面之一(即图5中的侧面58b)，使得这样的电容器中的电极被构造为相对于电路板22(或其他期望的安装位置)的取向在基本垂直的方位。这样的安装取向导致称为“垂直”电极的电极，其与分别在图1、2和4的电容器10、10’和42中的对应地称为“水平”电极的电极相反。
仍参考图5、11A和11B，每个第一电极52位于多层叠层中，使得接片部分64a延伸到侧面58b且暴露于其上(在后面的周边端子的应用之前)，侧面58构造为相对于电路板、单独部件、或其它安装位置相邻地定位。接片部分64a的另外各部分和主电极部分62a延伸到且暴露于电容器件的给定侧面60a上。以类似方式，每个第二电极54位于多层叠层中使得接片部分64b延伸到电容器50的侧面58b。接片部分64b的另外各部分以及主电极部分62b延伸到与安装表面58b相邻的电容器侧表面，即侧面60b。沿着多层电容器周边的电极52和电极54的每部分的暴露位置定义将形成端子68的位置。
根据本主题一示例性实施例，端子68可用标题为“Plated Terminations”的U.S.专利申请No.10/409023中描述的镀工艺形成，该申请被转让给本申请的受让人AVX公司，且在此引入其全部内容作为参考。参见2003年12月18日的美国专利申请公开No.20030231457，该申请的电子公开版，在此引入其全部内容作为参考。根据该镀技术，端子68对应于薄膜镀材料，例如但不限于铜。这样的镀材料可以根据上述未决申请中更特别地公开的工艺形成，该工艺中电介质层56、第一电极52和第二电极54的形成端子之前的堆叠布置完全浸在无电镀溶液(electroless plating solution)例如镍或铜离子溶液中。电容器50(或多个这样的电容器，如更一般地在批量端子化工艺情形的那样)暴露到无电镀溶液某一预定时间量(例如15分钟)，直到镀材料沉积在电极52和54的暴露部分且在相同极性的相邻电极之间形成桥连接。由于电极52和54的暴露位置确定将要沉积镀溶液的位置，所以端子68有效地“自确定”其形成位置，因此保证了与电极52和54的暴露位置精确对应。以这种方式，电极52和54的各接片部分64a和64b之间的间隙66定义了将要沿着两个各自的端子68之间的安装表面58b存在的相同间隙。
根据端子68的上述实施例应理解，这样的端子有时可以利用不同技术形成，例如通过蒸镀或溅镀工艺。端子68还可以通过施加敷镀金属到电容器50的周边且然后在所需位置构图该敷镀金属而形成，例如可以通过激光蚀刻、光学光刻法、或类似技术进行。还应理解，端子68可包括单层敷镀金属(例如上述薄膜镀层)或者可包括形成在其上的额外层。可采用的多层端子的一个示例对应于镀铜(Cu)的初始层，在其上设置镍(Ni)层，然后是锡(Sn)层。
所镀的端子68的性质以及电极52和54的位置使得图5的电容器50中的间隙66能甚至小于图4的电容器42的导电通孔44a和44b之间的间隙。结果，这样的回路定义的载流回路70和所得区域甚至小于迄今提出的其它电容器实施例。在一些实施例中端子和电极间隙66的间距可以在约100和400微米之间。在一个特定实施例中，间隙66为约250微米长。
通常，端子68之间的间隔越近(即间隙66越小)，部件电感越低。然而，关于间隙66可以多小存在某些限制。如果使用所公开的无电镀技术形成端子68，则间隙66必须至少足够大以避免在器件周边形成太多镀材料使得各端子68桥接在一起，由此相反极性的电极短接在一起的风险。此外，电容器50可优选地安装到(例如焊接到)电路板焊垫20’。不需要例如在球栅阵列(BGA)连接方案中使用的焊接球。这类连接可称为焊区栅格阵列(LGA)技术。这种回流焊接安装技术的限制也可有助于间隙66的最小可行距离。只要间隙66不是足够小，就有把相反极性端子68或相反极性焊料垫20’短接在一起的风险，通过本公开间隙尺寸66是有效可接受的。还应理解，间隙66总是可以宽于上述最大值约400微米，但是间隙66越宽，总器件ESL的减小就越低。还应理解，端子68提供的更短电流路径和更大端接区域也给出非常低的器件ESR。
参考图5、11A和11B部分论述的电容器实施例50仅示出根据本主题的垂直取向的电极的一个示例。还可以使用用于垂直于安装表面取向的许多不同或供选电极结构，现在将论述其数个示例。
图6和7A至7D分别提供了根据本公开技术的示例性垂直电极电容器布置的一般透视图。这些图在相关部分中意在提供将要用作用于附着到电路板或其他基板例如图6的基板72的安装表面的电容器表面的透视。在图6中，各端子焊区76a和76b与这样的代表性基板72上的示例性焊垫78对准。焊料膏施加到焊垫78，电容器芯片74被放置，且该部分被回流，得到图6右侧描述的被安装的芯片74。
如前所述，电容器的安装表面通常是多层堆叠组件的较长(或较宽)侧表面之一。例如，参考图7B(其是与图5所示的实施例50类似的电容器)，考虑侧表面58b为安装表面。侧表面60a和其相对表面60b与安装表面58b相邻。其它两个表面是堆叠组件的各顶和底表面。
在图7B中，端子68a(正端子，由“+”符号表示)和端子68b(负端子，由“-”符号表示)之间的间隙66在某些实施例中可以在约100-400微米之间，且在另一些实施例中可以在约200-300微米之间。
端子68a和68b的从表面58b以连续方式延伸到相邻相对侧表面60a和60b上的部分的距离80可以改变。在某些实施例中，距离80可以相对较短，由此有助于安装电容器50到电路板时焊料倒角(solder fillet)的形成。在某些优选实施例中，距离80可对应于刚超过侧表面60a的尺寸82的一半，以便于电容器50的电测试。在再一些实施例中，距离80可恰小于或者甚至基本等于尺寸82。
虽然未示出，但应理解，端子68a和68b在另一些实施例中可以从安装表面58b延伸到其它相对侧面(这里已经作为器件的顶和底表面提及过)。
现在参考示例性图7A，应理解，根据本主题的电容器的内部电极可以以不同维度堆叠，使得第一和第二端子84a和84b分别形成在从示例性图7B的电容器50中的端子偏移90度的方向。
可以利用再另一些供选电极设计以形成图7C和7D的各示例性电容器。
在图7C的代表性电容器86中，每个正电极包括延伸到电容器86的安装表面的两个接片部分，每个负电极包括延伸到电容器安装表面的不同位置的两个接片部分。当多个第一和第二电极以交错插入布置与交替的电介质层堆叠时，正(+)极性的接片部分在各自两列中对准，负(-)极性的接片部分在两个不同但是相邻的列中对准。提供端子88a以将给定列中的正极性接片部分连接在一起，同时提供端子88b以将给定列中负极性接片部分连接在一起。最里面的端子88a和88b之间的距离90部分地控制总ESL值，且这样的间隙可优选地对应于图5和7B中间隙66的距离。
图7D的代表性电容器92类似于图7C的电容器86，除了仅一个接片从每个第一和第二电极延伸到电容器安装表面，使得单个正端子94a和单个负端子94b形成在电容器周边上。这样的端子94a和94b之间的典型间隙96在这些示例性实施例中优选为与图7C的示例性间隙90大约相同。
分别相关于图6和7A-7D所示的示例性电容器实施例的每个应理解，电容器芯片可以在顶和底部是对称的。换句话说，电极曝露位置和在每个电容器安装表面上形成的对应端子分别镜像在与每个这样的各安装表面相对的侧面上。
现在参考图8A和8B，示出本主题的示例性电容器实施例和电路板之间的不同焊料接合。图8A示出了安装到基板100之后的与图6的示例性电容器74类似的电容器。当焊料部分104应用到焊垫102且回流时，各端子76a和76b应用到电路板焊垫102。参考图8A，应注意，焊垫102的尺寸会被限制从而使电容器74在回流焊料104之后自居中(self-centering)。
示例性图8B描述了与图5和7B的示例性电容器50类似的示例性电容器实施例，具有各端子68a和68b，其以连续方式从电容器安装表面缠绕到器件的相邻侧表面。具有这样的延伸端子促进了当这样的焊料回流到电路板焊垫106时更牢固的焊料接合108的形成。
现在参考图9A和9B，应理解，根据本技术各方面的某些示例性电容器可以形成有与电容器安装表面上的端子不连续的侧面端子。例如，图9A和9B的各示例性电容器110和110’包括各自的底端子112a和112b以及分隔开的各自的侧面端子114和114’。这样的示例性电容器中的各第一和第二电极将具有延伸到器件的各侧面以形成端子114和114’的额外接片部分。较大的接片曝露区域将导致较大的侧面端子例如图9B的114’，虽然较小的端子例如图9A的114仍将提供可达到的电连接以便于器件测试。不希望侧端子(或末端端子)114和114’在将电容器110和110’安装到基板期间被焊料湿润。
图10表示根据本技术各方面的另一示例性电容器实施例116。这样的示例性电容器116是具有六个端子焊区的底部端接焊区栅格阵列电容器，其包括三个正焊区118和三个负焊区120。图10的透视图示出了电容器116的安装表面。相邻焊区118和120之间的节距(pitch)(即间隔)可以与前面关于其它示例性实施例描述的大约相同，即在约100和400微米之间。最外面的端子焊区可延伸到且缠绕在电容器116的相邻侧表面上(如所示，但没有另外的附图标记)以提供用于器件的电测试的位置。
现在将描述用于在本技术的电容器实施例中使用的其他供选电极结构。这样的示例性电极结构将一般地示出为电介质片上的单个第一电极和另一电介质片上的单个第二电极。应理解，多个这样的第一和第二示例性电极及其各示例性电介质片和额外的电介质材料片可以被选择性地堆叠在一起以形成目标电容器实施例的中间的未端接外观。在某些另外的示例性实施例中，导电锚接片可包括在电极层和电介质片层两者中以用于形成端子，如后面将相关于图27-31论述的那样。
图12A和12B提供了在各自的电介质片56上的示例性第一电极122a和示例性第二电极122b各自的平面图。每个电极122a和122b包括如图所示的各自的主部分124a和124b、以及各自的延伸接片部分的对126a、128a和126b、128b。当设置在器件层的交错插入堆叠中时，每个接片部分126a、126b、128a和128b将延伸到器件的安装表面。接片部分128a和128b还延伸到与安装表面相邻的侧表面。将从图示理解，接片128a延伸到与接片128b延伸到的表面相对的表面。
图13A和13B提供设置在各自的电介质片56上的示例性第一电极130a和示例性第二电极130b各自的平面图。每个电极130a和130b包括各自的主部分132a和132b、以及各自的成对接片部分134a、136a和134b、136b。当设置在器件层的交错插入堆叠中时，接片134a和136a将延伸到且暴露于相对的侧表面上(其一个或多个将会是器件安装表面)，其中可以形成如图13C所示的正端子138a。类似地，接片部分134b和136b将延伸到与形成负端子138b处相同的相对侧表面上的不同位置。安装表面上相邻第一和第二极性端子之间的所得间隙140可以在从约100-400微米的范围，如前所述。
在图13A-13C中且在所论述的其余附图的大多数中，第一极性(通常表示为正(+)极性)的电极和对应的端子由从左到右向下倾斜的交叉阴影表示(例如如图13A所示)。第二极性(通常表示为负(-)极性)的电极和对应端子由从左到右向上倾斜的交叉阴影表示(例如如图13B所示)。在极性不是问题的那些情形中，电极可以用较轻或较重的交叉阴影交替地表示以指示不同的电极顺序或层。
图14A和14B提供了设置在各自的电介质层56上的示例性第一电极142a和示例性第二电极142b各自的平面图。每个电极142a和142b包括各自的主部分144a和144b以及各自的成对接片部分146a、148a和146b、148b。在器件表面上正接片部分146a的暴露位置与负接片部分148b的暴露位置相反，同时正接片部分148a基本与负接片部分148b相反，使得相对的端子150a和150b(例如如图14C所示)可以根据本主题形成在安装表面和其各自的相反表面上。
图15A到15C描述了具有基本U形焊区的电容器的各方面。在这样的器件中，第一(正)电极152a(图15A)设置在电介质片56的中心，但是具有延伸到给定安装表面且从给定安装表面沿着相邻侧表面到与安装表面相对的表面连续被暴露的部分。第二(负)电极152b(图15B)以类似布置形成，但是反向。根据本主题，这样的示例性电极152a和152b会导致各基本U形端子焊区154a和154b的形成(见图15C)。
图16A到16C描述了另一示例性电容器实施例的各方面，多个第一电极156a和多个第二电极156b与多个电介质片56以交错插入方式堆叠从而形成多层电容器。每个第一电极156a(图16A)和每个第二电极156b(图16B)包括各自的主部分158a、158b以及多个各自的接片部分160a、160b。第一示例性电极156a的接片部分160a成对在主部分158a的相对侧面延伸。两个接片部分160a将延伸到安装表面，另外两个接片部分将延伸到与这样的安装表面相对的表面上的平行位置。两个接片部分160a与主部分158a的较短侧基本平齐。第二电极156b以与第一电极156a类似但是反向的方式形成。定位第一和第二电极的各接片部分160a和160b使得它们不彼此交叠。当多个这样的第一和第二电极与多个电介质层堆叠在一起时，接片部分将以各个列暴露，使得根据本主题，正端子162a和负端子162b可以形成在器件周边，如图16C中所示。
图17A到17C分别示出与图16A到16C所示的那些类似的示例性电极和所得电容器实施例。然而，示例性第一电极156a’的接片部分160a’(图17A)在交替位置从主部分158a’延伸。接片160a’之一从主部分158a’的给定较长侧面延伸使得该接片部分的侧面与主部分158a’的与给定较长侧面相邻的较短侧面齐平。另一接片160a’从主部分158a’的与所述“给定较长侧面”相对的较长侧面延伸，使得该另一接片的一部分与主部分158a’的另一较短侧面齐平。示例性第二电极156b’(图17B)以与第一电极156a’类似但反向的方式形成。当多个这样的第一和第二电极与多个电介质层堆叠在一起时，根据本主题，接片部分将以各个列暴露，使得正端子162a’和负端子162b’可形成在器件周边，如图17C所示。
现在参考根据本电容器技术的各方面使用的另一示例性电极结构，在图18A的平面图中描述设置在电介质层56上的第一示例性电极164a。第一电极164a包括通常在电介质片56的中心施加的主部分166a。两个接片部分168a以基本相反的位置从主部分168a的各较长侧面延伸且以接片部分168a与主部分166a的较短侧面齐平的方式延伸。主部分166a的该较短侧面也与接片部分170a直接接触，接片部分170a有时可以小于接片部分168a。以与第一电极164a类似但反向的方式形成示例性第二电极164b(图18B)。当多个第一电极164a和第二电极164b以交替和交错插入方式与多个电介质层56堆叠时，根据本主题，接片部分168a、168b、170a和170b的列以列排列，使得在器件周边形成各正(+)端子172a和负(-)端子172b，如图18C所示。
再另一示例性电极结构示出在分别图19A至19C中。第一电极174a(图19A)包括基本设置在电介质片56的中心的主部分176a。上接片部分178a从主部分176a的给定较长侧面的各位置延伸，其中接片部分178a之一与主部分176a的较短侧面齐平。另一接片部分180a(长于接片部分178a)从主部分176a的与所述给定较长侧面相对的较长侧面延伸且与另一较短侧面基本齐平。第二电极174b(图19B)以与第一电极174a类似但反向的方式形成。根据本主题，当多个第一电极174a和174b以交替和交错插入方式与多个电介质层56堆叠时，以列排列接片部分178a、178b、180a和180b的列，使得在器件周边上形成各正(+)端子182a和负(-)端子182b，如图19C所示。
现在将参考图20A到20E示出且论述根据本主题的另一示例性实施例。
图20C和20D提供各示例性第一和第二电极184a和184b的平面图。第一电极184a包括位于电介质片56中心的主部分186a。三个接片部分188a从主部分186a的给定较长侧面延伸，接片部分188a之一与主部分186a的较短侧面基本齐平。另一接片部分190a从相同较短侧面以及从与接片188a从其延伸的所述给定较长侧面相对的较长侧面延伸。示例性第二电极184b以与第一电极184a类似但反向的方式形成。
图20A和20B提供了将第一和第二电极184a和184b与多个电介质层56交替堆叠且由此设置端子而得到的电容器191的各视图。图20B提供了用于这样的示例性电容器191的安装表面的平面图，在其上在接片188a和188b的暴露部分的各对准列上形成了三个正端子焊区192a和三个负端子焊区192b。图20A提供了与图20B所示的安装表面相对的表面的平面图，其上在各接片190a和190b的暴露部分的各对准列上形成了一个正端子焊区和一个负端子焊区。
端子194a和194b从图20C所示的表面连续形成到与该表面相邻的相对侧表面上，也可从示例性图20E看出。在与电容器安装表面相对的表面上的端子焊区194a和194b的部分可用于连接另一部件196到其上，例如单独的多层电容器、电阻器或其它芯片结构。与另外的部件196相关的第一端子198a可以耦接到电容器191的端子焊区194a，同时与另外的部件196相关的第二端子198b可以耦接到电容器191的端子焊区194b。
本技术的又一示例性实施例对应于分别在图21A至21I的视图中示出的实施例。用于这样的示例性电容器200的安装表面的平面图在图21B中示出，同时在图21A中示出与所述用于这样的示例性电容器200的安装表面相对的表面的平面图。该示例性安装表面包括在其上的周边端子焊区的四乘六阵列，包括十二个正端子202a和十二个负端子202b。用于将相同(正)极性全部正电极连接在一起的单个端子204a和用于将全部负电极连接在一起的单个端子204b形成在电容器200的另一侧面上，如图21A所示。
在图21C到21H中提供了不同地结合以形成这样的电容器200的不同示例性正和负电极的各布局。为了形成图21B所示的部分A，多个第一正电极206a(如图21C所示)与多个第一负电极208a(如图21D所示)在多个电介质片56中交替地堆叠。多个第二正电极206b(如图21E所示)和多个第二负电极208b(如图21F所示)与多个电介质层56交替堆叠从而形成电容器200的部分B(如图21B所示)。为了形成图21B的部分C，根据本主题，使用第三正电极206c(图21G)和第三负电极208c(图21H)。
仍参考图21C到21H，三种不同正电极206a、206b和206c的每个包括主部分209a和延伸到且暴露在电容器200的第一角的接片部分210a。第一正电极206a还包括延伸到电容器200的安装表面(例如图21B所示的表面)的三个接片部分212a。正端子202a形成在电容器200的部分A中暴露的接片部分212a的对准组之上且与其连接。第三正电极206c的接片212a’也延伸到电容器安装表面，但是在不与第一正电极206a的接片部分212a对准的位置。正端子202a形成在电容器200的部分C中暴露的接片部分212a’的对准组之上且与其连接。
每个负电极208a、208b和208c包括各自的主部分209b和接片部分210b。接片部分210b沿电容器200的角边缘以列暴露，使得端子204b可以形成在其上。第一负电极208a也包括延伸到电容器200的安装表面(例如图21B所示的表面)的三个接片部分212b。负端子202b形成在电容器200的部分A中暴露的接片部分212b的对准组之上且与其连接。第三负电极208c的接片212b，也延伸到电容器安装表面但是在不与第一负电极208a的接片部分212b对准的位置。另外的负端子202b形成在电容器200的部分C中暴露的接片部分212b’的对准组之上并与其连接。
现在参考图21I，各端子204a和204b从图21A所示的表面连续地形成到与该表面相邻的相对侧表面上，亦如图21I所示。在与电容器安装表面相对的表面上的端子焊区204a和204b的这些部分可以用于连接另一部件196到其上，例如单独多层电容器、电阻器或其它芯片结构。与另外的部件196相关的第一端子198a可以耦接到电容器200的端子焊区204a，同时与另外的部件196相关的第二端子198b可以耦接到电容器200的端子焊区204b。
本技术的另一示例性实施例对应于分别在图22A到22H的视图中示出的实施例。图22B示出这样的示例性电容器214的安装表面的平面图，同时图22A示出这样的电容器214的与所述安装表面相对的表面的平面图。这样的示例性安装表面包括在其上的周边端子焊区的四乘六阵列，包括十二个正端子216a和十二个负端子216b。三个正端子焊区218a和三个负端子218b形成在与该安装表面相对的电容器214的侧表面上。
图22C到22H提供了不同地结合以形成电容器214的不同示例性正和负电极的各布局。为了形成图22B所示的部分A，多个第一正电极220a(如图22C所示)与多个第一负电极222a(如图22D所示)交替堆叠在多个电介质片56中。多个第二正电极220b(如图22E所示)和多个第二负电极222b(如图22F所示)与多个电介质层56交替堆叠以形成电容器214的部分B(如图22B所示)。为了形成图22B的部分C，根据本主题使用第三正电极220c(图22G)和第三负电极222c(图22H)。
仍参考图22C到22H，三个不同正电极220a、220b和220c的每个包括主部分224a和延伸到且暴露于电容器214的与电容器安装表面相对的表面上的接片部分226a和228a。各接片226a沿电容器边缘暴露。换句话说，接片226a沿两个相邻侧表面暴露。第一正电极220a还包括延伸到电容器214的安装表面(例如图22B所示的表面)的三个接片部分230a。正端子216a形成在电容器214的部分A中暴露的接片部分230a的对准组之上且与其连接。第三正电极220c的接片230a’也延伸到电容器安装表面，但是在不与第一正电极220a的接片部分230a对准的位置。根据本主题，正端子216a形成在电容器214的部分C中暴露的接片部分230a’的对准组之上且与其连接。
每个负电极222a、222b和222c包括各自的主部分224b以及接片部分226b和228b。接片部分226b沿电容器214的角边缘以列暴露，接片部分228b暴露在(与接片226b一起)电容器214的与安装表面相对的表面上。图22A所示的各端子218a和218b可以形成在与安装表面相对的电容器表面上。应理解，图22A所示的最外正端子218a和最外负端子218b可以从图22A所示的表面连续形成到与所示表面相邻的相对侧表面上。第一负电极222a也包括延伸到电容器214的安装表面(例如图22B所示的表面)的三个接片部分230b。负端子216b形成在电容器214的部分A中暴露的接片部分230b的对准组之上并与其连接。第三负电极222c的接片230b’也延伸到电容器安装表面，但是在不与第一负电极222a的接片部分230b对准的位置。根据本主题，另一负端子216b形成在电容器214的部分C中暴露的接片部分230b’的对准组上并与其连接。
本技术的又一示例性实施例对应于分别在图23A到23F的视图中示出的实施例。图23E示出这样的示例性电容器232的安装表面的平面图，同时图23F示出这样的电容器232的与所述安装表面相邻的侧表面的平面图。这样的安装表面包括在其上的周边端子焊区阵列，包括六个正端子234a和六个负端子234b。一个正端子焊区236b形成在电容器232的与图23E所示的安装表面相邻的侧表面上(相关于图23E的视图从电容器的右侧238观察)。
图23A到23D提供了不同地结合以形成这样的电容器232的不同示例性正和负电极的各布局图。为了形成图23E所示的部分A，多个第一正电极240a(如图23A所示)与多个第一负电极242a(如图23B所示)交替堆叠在多个电介质片56中。多个第二正电极240b(如图23C所示)和多个第二负电极242b(如图23D所示)与多个电介质层56交替堆叠从而形成电容器232的部分B(如图23E所示)。
仍参考图23A至23D，两个不同正极性电极240a和240b的每个包括主部分244a和与主部分244a直接接触且沿电容器232延伸到不同周边位置的各接片部分246a、248a和250a。接片部分246a延伸到安装表面(即，图23E所示的表面)，接片部分248a延伸到与这样的安装表面正相对的表面，接片部分250a延伸到电容器232的给定侧表面(即从图23E的方向239观察到左面的表面)。正端子234a形成在第一极性电极240a和240b的暴露接片部分246a的对准组之上并与其连接。正端子234a’形成在第一极性电极240a和240b的暴露接片部分248a的对准组之上并与其连接。侧端子251a(未示出，但是与图23F所示的侧面端子252b正相对)形成在延伸到该侧表面的接片部分250a之上并与其连接。
两个不同负极性电极242a和242b的每个包括主部分244b和与主部分244b直接接触且沿电容器232延伸到不同周边位置的接片部分246b、248b和250b。接片部分246b延伸到安装表面(即图23E所示的表面)，接片部分248b延伸到与该安装表面正相对的表面，接片部分250b延伸到电容器232的给定侧表面(即在图23E中从方向238观察右侧的表面)。负端子234b形成在第二(负)极性电极242a和242b的暴露接片部分246b的对准组之上并与其连接。负端子234b’形成在第二极性电极242a和242b的暴露接片部分248b的对准组之上并与其连接。根据本主题，侧端子251b(如图23F所示)形成在延伸到这样的侧表面的接片部分250b之上且与其连接。
本技术的又一示例性实施例对应于分别在图24A到24F的视图中示出的实施例。图24E示出这样的示例性电容器252的安装表面的平面图，同时图24F示出电容器252的与所述安装表面相邻的侧表面的平面图。这样的安装表面包括在其上的周边端子焊区阵列，包括各正和负的缠绕端子254a和254b、在图24E所示的安装表面上的三个正端子256a和三个负端子256b、以及在与这样的安装表面相对的表面上的三个正端子256a’和三个负端子256a’。
图24A到24D提供了不同地结合以形成这样的电容器252的不同示例性正和负电极的各自的布局图。为了形成图24E所示的部分A，多个第一正电极260a(如图24A所示)与多个第一负电极262a(如图24B所示)交替堆叠在多个电介质片56中。根据本主题，多个第二正电极260b(如图24C所示)和多个第二负电极262b(如图24D所示)与多个电介质层56交替堆叠从而形成电容器252的部分B(如图24E中所示)。
仍然参考图24A到24D，两个不同正极性电极260a和260b的每个包括主部分264a、延伸到电容器252的一个侧面的接片部分(266a或266a’)、以及延伸到电容器252的三个侧面的接片部分268a。每个接片部分266a、266a’和268a直接接触各自的主部分264a。接片部分266a延伸到安装表面(即图24E所示的表面)，接片部分266a’延伸到与这样的安装表面正相对的表面。正缠绕端子254a形成在第一极性电极260a和260b的暴露接片部分268a的对准组上并与其连接。正端子256a’形成在第一极性电极260a的暴露接片部分266a’的对准组上并与其连接。正端子256a形成在第一极性极260b的暴露接片部分266a的对准组上并与其连接。
两个不同的负极性电极262a和262b的每个包括主部分264b、延伸到电容器252的一个侧面的接片部分(266b或266b’)、以及延伸到电容器252的三个侧面的接片部分268b。每个接片部分266b、266b’和268b与各自的主部分264b直接接触。接片部分266b延伸到安装表面(即图24E所示的表面)，接片部分266b’延伸到与这样的安装表面正相对的表面。负缠绕端子254b形成在第二极性电极262a和262b的暴露接片部分268b的对准组上并与其连接。负端子256b’形成在第二极性电极262b的暴露接片部分266b’的对准组上并与其连接。负端子256b形成在第二极性电极262a的暴露接片部分266b的对准组上开与其连接。
现在将论述根据本公开技术的电容器实施例的另外的示例性性能特征，有时与现有技术电容器的性能比较。
图25示出了电容器例如全部根据本主题用0805表尺寸以与图7B的电容器50类似的方式构建的电容器的电感值(微微亨)与频率(兆赫兹)之间关系的图解表示。曲线270对应于这样的电容器的测量值，曲线272对应于来自这样的电容器的线性模型的值。具有图25所示的高频率性能特性的这样的电容器可以评定为约5.6μF的电容、约四十九(49)pH的电感、以及约三(3)mΩ的ESR(等效串联电阻)。曲线270的测量值与曲线272的线性模拟值很好地相当。
图26提供了与现有技术电容器相比较根据本公开技术各方面形成的两个示例性电容器的以欧姆计的阻抗的绝对值(|Z|)与频率(以MHz计)之间关系的图解表示。图26中的曲线对应于从网络分析器测量(NetworkAnalyzer Measurement)得到的拟合曲线。曲线274对应于具有0508表尺寸合2.2μF额定电容的八端子现有技术交叉指型电容器的|Z|值。曲线276对应于根据本主题的额定约6.8μF的两端子0805电容器的|Z|值，例如与图6的电容器74类似地构建的电容器。曲线278提供了也根据本主题的额定也约6.8μF的四端子0805电容器的|Z|值，例如与图7C的电容器86类似地构建的电容器。
图27A到27D描述了与图15A-15C的电容器类似且对应于电极层2700a、2700b的电容器2700的各方面，电极层2700a、2700b每个具有基本U形焊区且额外包括锚接片以在形成端子的工艺中起辅助作用。在这样的器件中，第一电极2752a(图27A)设置在电介质片2756的中心，但其具有延伸到给定安装表面且从给定安装表面沿相邻侧表面到与安装表面相对的表面连续暴露的部分。第二电极2752b(图27B)以类似布置形成，但是反向。观察图27A、27B可以看出，锚接片2754a、2758a(图27A)和2754b、2758b(图27B)沿电介质片2756的前述(如图15A、15B)未覆盖区域设置。
锚接片2754a、2758a和2754b、2758b是导电的电隔离层，其将辅助端子材料的施加，如将参照图30C、30F、30I、31C、31F合31I论述的那样，但是，主要地，这样的锚接片用作端子镀材料的成核点且由此辅助引导镀工艺。根据本主题构造的电容器的端子可以利用在前面描述的且包括在标题为“Plated Termination”的U.S.专利申请No.10/409023中的镀工艺形成，或者借助于包括不同技术的其他工艺形成，例如蒸发或溅射工艺；可以借助于激光蚀刻、光学光刻法、或类似技术由图案化的敷镀金属形成；且可以由如前所述的单层敷镀金属或多层端子形成。
参考图27C，以分解视图示出了与图27A和27B所示的那些交替地对应的电极2700a、2700b的堆叠。应理解，图27C和27D所示的电极堆叠仅是示例性的，实际上可以存在比图示的那些更多数量的层。
图27D是形成端子之前部分组装的电容器2700的顶视图，示出交替的电极层2700a、2700b。随后将参考图30-31更充分地论述电容器2700的端子示例。
现在参考图28A-28E，示出根据本主题构造的另一示例性电容器2800。从与图27A-27D所示的示例性电容器2700的比较可以看出，电容器2800在各个方面与电容器2700类似，除了增加了层2800b。
可以从图28B观察到，层2800b对应于其上设置有四个电隔离锚接片2852a、2852b、2854a、2854b的电介质片2856。如同示例性电容器2700所示的锚接片一样，锚接片2852a、2852b、2854a、2854b用作端子镀材料的成核点，且由此辅助引导镀工艺，如将参照图30-31全面描述的那样。根据本主题，通过为电容器提供了交叉指型端子的可能性，如图30-31所示，层2800b的设置提供了端子之间的间距的额外有效减小的可能性，且因此提供了等效串联电感(ESL)的额外有效减小的可能性。
进一步参考图28A-28E，电极层2800a、2800b、2800c可以分别指定为层“A”、“B”和“C”。如图28D和28E更具体示出的那样，根据本主题构造的示例性电容器2800可以通过以与A-B-C-B对应的重复顺序堆叠层以产生图28D的分解视图和图28E的形成端子前的部分组装视图所示的堆叠来构造。
现在参考图29E，示出了与图28E的前述电容器2800类似的在应用端子材料之前的部分组装电容器2900的透视图。如前述实施例一样，电容器2900的端子可以使用前述各种技术完成。
现在参考图30A至30I，示出了为示例性电容器2700、2800、2900形成端子的第一方法。如可观察到的，图30A、30D和30G分别与图27D、28E和29E相同，示出了各电容器2700、2800、2900及其暴露电极。图30B、30E和30H每个表示第一形成端子步骤，其中铜(Cu)无电镀工艺可以用以在暴露的电极边缘上镀第一铜层。在镀工艺期间随着时间的过去，指(finger)3010、3012，3020、3022和3030、3032之间的间隔减小。必须注意限制镀工艺以防止相邻指之间的短路。Cu无电镀之后，可以进行Cu/Ni/Sn电解镀工艺。即，所镀的铜(Cu)的初始层、其上的镍(Ni)层然后是锡(Sn)层被用来产生完成的结构。如前所述，具有交叉指型指例如指3010、3012，3020、3022和3030、3032的部件的制造允许所完成结构的等效串联电感的额外减小。
现在参考图31A到31I，示出了为示例性电容器2700、2800、2900形成端子的第二方法。与图30A到30I一样，图31A、31D和31G分别与图27D、28E和29E相同，示出了各电容器2700、2800、2900及其暴露的电极。图31B、31E和31H每个表示第一和第二形成端子步骤，其中铜(Cu)无电镀工艺可以首先用来以与图30B、30E和30H所示的器件基本相同的方式在暴露的电极边缘上镀第一铜层。在镀工艺期间随着时间的过去，指3010、3012，3020、3022和3030、3032之间的间隔减小。为了限制短接指3010、3012，3020、3022和3030、3032的可能性，掩模层3110、3120、3130设置在指上。设置掩模材料之后，可以进行Cu/Ni/Sn电解镀工艺。由于指3010、3012，3020、3022和3030、3032之间的重要区域已经被保护，所以镀可以安全地进行，而不需要担心产生短路的元件。
应理解，这里给出的电容器实施例和对应的电极结构仅是本公开技术的示例，包括其中间方面。可以实践本领域普通技术人员将意识到的所公开实施例的变型。
此外，应理解，某些表面如顶、底或侧表面在这里的各种表示或描述仅用于便于参考，不应被不必要地局限于这里公开的部件可以取向的不同潜在方式。此外，这里提到的选择表面作为安装表面一般地意在表示这样的表面是将以基本相邻方式定位到且附着到安装位置例如基板的表面。然而，在某些情况中，与所谓的或描述的安装表面正相对的芯片表面也可以用作安装表面，或者附着到基板或者附着到另一芯片。可以是这样的情况，例如当给定安装表面和与该指定安装表面正相对的表面两者都设置有表面焊区时，有时对称地、镜像或反镜像(reverse-mirrored)几何地，或者不同形状几何地形成。
虽然参照其特定实施例详细描述了本主题，但是应理解，理解前述内容之后本领域技术人员可以容易地修改本发明以获得这些实施例的替代、变型和等价物。因此，本公开是示例性的而不是限制，且本公开不排除本领域普通技术人员显见的对本主题的修改、变型和/或增加。
本申请要求2005年10月31日提交的标题为“Low inductance capacitorwith extended lands and vertical electrode”的美国临时专利申请序列号No.60/731811的优先权，在此引入其全部内容作为参考。

Claims (29)

1.一种多层电子部件，包括：
多个第一电极层，每个第一电极层包括具有由四个边缘界定的第一和第二表面的第一电介质层、以及覆盖所述第一电介质层的所述第一表面的一部分且延伸到所述第一电介质层的一个边缘的至少一部分的第一导电层；
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括具有由四个边缘界定的第一和第二表面的第二电介质层、以及覆盖所述第二电介质层的所述第一表面的一部分且延伸到所述第二电介质层的一个边缘的至少一部分的第二导电层，该第二导电层形成为该第一导电层的镜像；
第一导电端子层，覆盖所述第一电极层的所述至少一个边缘的一部分且电连接所述多个第一电极层的每个的所述第一导电层；以及
第二导电端子层，覆盖所述第二电极层的所述至少一个边缘的一部分且电连接所述多个第二电极层的每个的所述第二导电层；
其中配置所述第一导电端子层和所述第二导电端子层从而形成在其间沿所述第一和第二电极层两者的所述至少一个边缘的一部分的间隙；
藉此从所述第一导电端子层经所述多个第一电极层和多个第二电极层到所述第二导电端子层形成最小电流回路区域。
2.如权利要求1所述的多层电子部件，还包括：
第一导电通孔，穿过所述多个第一电极层的至少一个形成且构造来将所述第一导电层耦接到所述第一导电端子层；以及
第二导电通孔，穿过所述多个第二电极层的至少一个形成且构造来将所述第二导电层耦接到所述第二导电端子层。
3.如权利要求1所述的多层电子部件，其中所述第一导电层延伸到所述第一电介质层的两个边缘的至少一部分，所述第二导电层延伸到所述第二电介质层的两个边缘的至少一部分。
4.如权利要求1所述的多层电子部件，其中所述第一和第二导电层选自铂、镍、铜和钯-银合金构成的组。
5.如权利要求1所述的多层电子部件，其中所述第一和第二电介质层选自钛酸钡、氧化锌、带低温玻璃的氧化铝、陶瓷、玻璃粘接材料和有机环氧树脂构成的组。
6.如权利要求1所述的多层电子部件，其中所述第一和第二电介质层的每个的所述四个边缘包括两个相对的较长边缘和两个相对的较短边缘，且其中所述导电端子层沿所述较长边缘的至少一个形成，藉此可配置该多层电子部件用于沿所述较长边缘的所述至少一个安装在基板上。
7.如权利要求6所述的多层电子部件，其中部分所述第一和第二导电层延伸到所述较短边缘之一的至少一部分，且还包括沿所述较短边缘的所述至少一个形成的端子层。
8.如权利要求1所述的多层电子部件，其中所述间隙在100和400微米之间。
9.如权利要求8所述的多层电子部件，其中所述间隙为约250微米。
10.如权利要求1所述的多层电子部件，其中所述第一导电层包括至少一部分，其延伸到所述第一电介质层的一个边缘的一部分，所述第二导电层包括至少一部分，其延伸到所述第二电介质层的相对边缘的一部分，
藉此所述第一和第二导电层的所述部分提供从所述一个边缘和所述相对边缘到所述第一和第二电极层的导电通路。
11.如权利要求1所述的多层电子部件，其中所述第一导电层包括至少两个部分，其延伸到所述第一电介质层的一个边缘的一部分，所述第二导电层包括至少两个部分，其延伸到所述第二电介质层的一个边缘的一部分，
藉此在堆叠所述第一和第二电极层时所述第一和第二导电层的所述部分形成交错插入结构。
12.如权利要求1所述的多层电子部件，其中所述第一导电层包括至少两个部分，其延伸到所述第一电介质层的相对边缘的每个的一部分，所述第二导电层包括至少两个部分，其延伸到所述第二电介质层的相对边缘的每个的一部分，
藉此堆叠所述第一和第二电极层时所述第一和第二导电层的所述部分形成交错插入结构。
13.如权利要求1所述的多层电子部件，其中所述第一导电层包括延伸到所述第一电介质层的第一边缘的一部分的至少一个部分、以及延伸到所述第一电介质层的与所述第一边缘相对的边缘的至少两个部分，所述第二导电层包括延伸到所述第二电介质层的第一边缘的一部分的至少一部分、以及延伸到所述第二电介质层的与所述第一边缘相对的边缘的至少两个部分。
14.如权利要求13所述的多层电子部件，还包括：
覆盖所述第一和第二电介质层的所述第一边缘的一部分且电耦接所述多个第一电极层的所述至少一部分的第三导电端子层；以及
覆盖所述第一和第二电介质层的所述第一边缘的一部分且电耦接所述多个第二电极层的所述至少一部分的第四导电端子层，
藉此提供端子焊区用于安装其他电部件到所述多层电子部件。
15.如权利要求1所述的多层电子部件，其中所述第一导电层包括延伸到所述第一电介质层的第一、第二和第三边缘的每个的一部分的至少一部分，所述第二导电层包括延伸到所述第二电介质层的第一、第二和第三边缘的一部分的至少一部分。
16.如权利要求15所述的多层电子部件，还包括：
覆盖所述第一和第二电介质层的所述第一边缘的一部分且电耦接所述多个第一电极层的所述至少一部分的第三导电端子层；以及
覆盖所述第一和第二电介质层的所述第一边缘的一部分且电耦接所述多个第二电极层的所述至少一部分的第四导电端子层，
藉此提供端子焊区用于安装其他电部件到所述多层电子部件。
17.一种多层电子部件，包括：
多个第一电极层，每个第一电极层包括：
具有由四个边缘界定的第一和第二表面的第一电介质层；
覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的一个边缘的至少一部分的第一导电层；以及
覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的所述一个边缘的至少一部分的第二导电层，
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：
具有由四个边缘界定的第一和第二表面的第二电介质层；
覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的一个边缘的至少一部分的第三导电层；以及
覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的所述一个边缘的至少一部分的第四导电层，
覆盖所述多个第一和第二电极层的所述至少一个边缘的一部分且电连接所述多个第一电极层的每个的所述第一导电层和所述第二电极层的所述第四导电层的第一导电端子层；以及
覆盖所述多个第一和第二电极层的所述至少一个边缘的一部分且将所述多个第一电极层的每个的所述第二导电层电连接到所述第二电极层的所述第三导电层的第二导电端子层，
其中配置所述第一导电端子层和所述第二导电端子层从而形成在其间沿所述第一和第二电极层两者的所述至少一个边缘的一部分的间隙，
藉此从所述第一导电端子层经所述多个第一电极层和多个第二电极层到所述第二导电端子层形成最小电流回路区域。
18.如权利要求17所述的多层电子部件，还包括：
与所述多个第一和第二电极层交替堆叠的多个第三电极层，每个第三电极层包括：
具有由四个边缘界定的第一和第二表面的第三电介质层；
覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第三电介质层的一个边缘的至少一部分的第五导电层；以及
覆盖所述第三电介质层的所述第一和第二表面之一的一部分且延伸到所述第三电介质层的一个边缘的至少一部分的第六导电层，
其中所述第一导电端子层覆盖所述多个第一、第二和第三电极层的所述至少一个边缘的一部分且电连接所述多个第一电极层的每个的所述第一导电层、所述第二电极层的每个的所述第四导电层、以及所述第三电极层的每个的所述第五导电层；且
其中所述第二导电端子层覆盖所述多个第一、第二和第三电极层的所述至少一个边缘的一部分且将所述多个第一电极层的每个的所述第二导电层电连接到所述第二电极层的每个的所述第三导电层和所述第三电极层的每个的所述第六导电层。
19.如权利要求18所述的多层电子部件，其中所述第五和第六导电层每个延伸到所述第三电介质层的三个边缘的一部分。
20.如权利要求17所述的多层电子部件，其中所述第一和第二导电层选自铂、镍、铜和钯-银合金构成的组。
21.如权利要求17所述的多层电子部件，其中所述第一和第二电介质层选自钛酸钡、氧化锌、具有低温玻璃的氧化铝、陶瓷、玻璃粘接材料和有机环氧树脂构成的组。
22.一种制造低等效串联电感(ESL)多层电子部件的方法，包括：
提供多个第一电极层，每个第一电极层包括具有由四个边缘界定的第一和第二表面的第一电介质层、以及覆盖所述第一电介质层的所述第一和第二表面之一的一部分且延伸到所述第一电介质层的一个边缘的至少一部分的第一导电层；
提供多个第二电极层，每个第二电极层包括具有由四个边缘界定的第一和第二表面的第二电介质层、以及覆盖所述第二电介质层的所述第一和第二表面之一的一部分且延伸到所述第二电介质层的一个边缘的至少一部分的第二导电层，该第二导电层形成为所述第一导电层的镜像；
以各交替层堆叠所述第一和第二多个电极层；
提供电连接所述多个第一电极层的各第一导电层的第一导电端子层；
提供电连接所述多个第二电极层的各第二导电层的第二导电端子层；以及
配置该第一和第二导电端子层以形成在其间沿所述第一和第二电极层的所述至少一个边缘的一部分的间隙。
23.如权利要求22所述的方法，还包括：
延伸所述第一导电层到所述第一电介质层的一个边缘的至少两个部分；以及
延伸所述第二导电层到所述第二电介质层的一个边缘的至少两个部分。
24.如权利要求22所述的方法，还包括：
延伸所述第一导电层到所述第一电介质层的相对边缘的每个的至少一部分；以及
延伸所述第二导电层到所述第二电介质层的相对边缘的每个的至少一部分。
25.如权利要求22所述的方法，还包括：
提供覆盖所述第一电介质层的所述第一表面的一部分且延伸到所述第一电介质层的所述一个边缘的至少一部分的第三导电层；以及
提供覆盖所述第二电介质层的所述第一表面的一部分且延伸到所述第二电介质层的所述一个边缘的至少一部分的第四导电层。
26.如权利要求25所述的方法，其中配置所述第一和第二导电端子层的步骤包括在由电极层的所述堆叠形成的包括所述堆叠的第一和第二多个电极层的每个的所述一个边缘的表面上形成通过间隙分割开的多个交叉指型指。
27.如权利要求25所述的方法，还包括：
提供多个第三电极层，每个第三电极层包括具有由四个边缘界定的第一和第二表面的第三电介质层；
提供覆盖所述第一电介质层的所述第一表面的一部分且延伸到所述第三电介质层的所述一个边缘的至少一部分的第五导电层；
提供覆盖所述第三电介质层的一个所述第一表面的一部分且延伸到所述第三电介质层的所述一个边缘的至少一部分的第六导电层；以及
与所述多个第一和第二电极层交替地堆叠所述多个第三电极层。
28.如权利要求27所述的方法，还包括：
延伸所述第五导电层到所述第三电介质层的三个边缘；以及
延伸所述第六导电层到所述第三电介质层的三个边缘。
29.如权利要求26所述的方法，还包括：
在提供所述第一和第二导电端子层的各步骤之前，掩模化所述交叉指型指的一部分，使得这样的掩模化在提供所述第一和第二端子层的各步骤期间阻止了所述交叉指型指的短路。
CN2006100640287A 2005-10-31 2006-10-31 多层陶瓷电容器及其制造方法 Expired - Fee Related CN1983479B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US73181105P 2005-10-31 2005-10-31
US60/731,811 2005-10-31
US11/588,104 2006-10-26
US11/588,104 US7414857B2 (en) 2005-10-31 2006-10-26 Multilayer ceramic capacitor with internal current cancellation and bottom terminals

Publications (2)

Publication Number Publication Date
CN1983479A true CN1983479A (zh) 2007-06-20
CN1983479B CN1983479B (zh) 2011-02-09

Family

ID=37995159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100640287A Expired - Fee Related CN1983479B (zh) 2005-10-31 2006-10-31 多层陶瓷电容器及其制造方法

Country Status (3)

Country Link
US (1) US7414857B2 (zh)
JP (1) JP2007129224A (zh)
CN (1) CN1983479B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134277A (ko) * 2005-06-22 2006-12-28 삼성전기주식회사 내장형 상하전극 적층부품 및 그의 제조 방법
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7292429B2 (en) 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Ｔｄｋ株式会社 積層型貫通コンデンサアレイの実装構造
JP4385385B2 (ja) * 2006-12-14 2009-12-16 Ｔｄｋ株式会社 積層コンデンサ
US7742276B2 (en) * 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
KR100916476B1 (ko) * 2007-11-30 2009-09-08 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US8120891B2 (en) 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5029564B2 (ja) * 2007-12-17 2012-09-19 株式会社村田製作所 積層コンデンサ
KR100992311B1 (ko) * 2008-08-13 2010-11-05 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US8344496B1 (en) 2009-04-29 2013-01-01 Altera Corporation Distributing power with through-silicon-vias
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
JP2011233840A (ja) 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP2011238724A (ja) 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品
JP5589891B2 (ja) 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP2013008802A (ja) * 2011-06-23 2013-01-10 Sony Corp 薄膜キャパシタ、多層配線基板および半導体装置
CN103843079B (zh) * 2011-07-29 2017-03-08 泰科电子日本合同会社 Ptc装置
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
FR2989007B1 (fr) * 2012-04-04 2015-05-15 M U L Micro Usinage Laser Procede de metallisation d'une patte de connexion d'un composant electrique
DE102012104033A1 (de) 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP5867421B2 (ja) * 2012-05-08 2016-02-24 株式会社村田製作所 セラミック電子部品及び電子装置
JP2014110370A (ja) * 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、実装構造体、モジュール、電子機器、および移動体
KR101412842B1 (ko) * 2012-12-12 2014-06-27 삼성전기주식회사 적층 세라믹 전자부품
KR102086480B1 (ko) * 2013-01-02 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101862422B1 (ko) 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496813B1 (ko) 2013-07-05 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2015099815A (ja) * 2013-11-18 2015-05-28 株式会社東芝 電子機器
JP5958479B2 (ja) 2014-01-31 2016-08-02 株式会社村田製作所 電子部品の実装構造体
KR102494323B1 (ko) * 2016-07-21 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180050004A (ko) 2016-11-04 2018-05-14 삼성전기주식회사 적층 세라믹 커패시터
CN117133545A (zh) * 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
KR102059443B1 (ko) 2017-09-06 2019-12-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2021500752A (ja) 2017-10-23 2021-01-07 エイブイエックス コーポレイション 接続性を改善した多層電子デバイス、およびそれを作製する方法
KR102018310B1 (ko) * 2018-01-11 2019-09-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7247559B2 (ja) * 2018-12-03 2023-03-29 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US11508746B2 (en) * 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels
WO2024047973A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 積層セラミック電子部品の実装構造

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US203425A (en) 1878-05-07 Improvement in lockets
US264977A (en) 1882-09-26 Joseph walter
US152886A (en) 1874-07-07 Improvement in plows
US176644A (en) 1876-04-25 Improvement in muffs
US26059A (en) 1859-11-08 Improvement in sewing-machines
US203427A (en) 1878-05-07 Improvement in envelopes
US221545A (en) 1879-11-11 Improvement in unhairing-machines
US49377A (en) 1865-08-15 Improvement in weighing apparatus
US11963A (en) 1854-11-21 Valve-gear foe
US164789A (en) 1875-06-22 Improvement
US221546A (en) 1879-11-11 Improvement in machines for printing paper bags
US209492A (en) 1878-10-29 Improvement in mechanical musical instruments
US41006A (en) 1863-12-22 Improvement in mode of hanging doors
US203426A (en) 1878-05-07 Improvement in bracelets
US203422A (en) 1878-05-07 Improvement in game-counters for billiard-tables
US3444436A (en) 1967-04-26 1969-05-13 Erie Technological Prod Inc Mounted capacitor with spaced terminal feet
JPS62124836U (zh) * 1986-01-29 1987-08-08
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US5517385A (en) 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JPH11214249A (ja) * 1998-01-29 1999-08-06 Kyocera Corp 薄膜コンデンサ
DE69942902D1 (de) 1998-03-31 2010-12-16 Tdk Corp Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung
JP2003051423A (ja) 2001-08-03 2003-02-21 Tdk Corp 電子部品
US6292351B1 (en) 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
JP2001167969A (ja) 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
US6441459B1 (en) 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP4332634B2 (ja) 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
US6483692B2 (en) 2000-12-19 2002-11-19 Intel Corporation Capacitor with extended surface lands and method of fabrication therefor
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US6765781B2 (en) 2001-12-03 2004-07-20 Tdk Corporation Multilayer capacitor
JP4187184B2 (ja) 2002-02-28 2008-11-26 Ｔｄｋ株式会社 電子部品
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
JP3833145B2 (ja) 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
US6661639B1 (en) 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
KR100678496B1 (ko) 2002-09-10 2007-02-06 티디케이가부시기가이샤 적층 콘덴서
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004253425A (ja) 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
TWI229878B (en) 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6958899B2 (en) 2003-03-20 2005-10-25 Tdk Corporation Electronic device
GB2400493B (en) * 2003-04-08 2005-11-09 Avx Corp Plated terminations
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP3850398B2 (ja) 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP3897745B2 (ja) 2003-08-29 2007-03-28 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
US6885544B2 (en) 2003-09-24 2005-04-26 Intel Corporation Vertical capacitor apparatus, systems, and methods
JP2005191466A (ja) 2003-12-26 2005-07-14 Tdk Corp コンデンサ
JP4097268B2 (ja) 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
JP2005259982A (ja) 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP3901697B2 (ja) 2004-03-19 2007-04-04 Ｔｄｋ株式会社 積層コンデンサ
JP4086812B2 (ja) 2004-05-31 2008-05-14 Ｔｄｋ株式会社 積層コンデンサ
JP2006013383A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP2006013380A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4108650B2 (ja) 2004-06-29 2008-06-25 Ｔｄｋ株式会社 積層コンデンサ
JP2006079237A (ja) * 2004-09-08 2006-03-23 Carzone:Kk 車情報制作支援システム
US6917510B1 (en) 2004-10-27 2005-07-12 Kemet Corporation Extended terminal ceramic SMD
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
JP4287822B2 (ja) 2005-01-25 2009-07-01 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4299252B2 (ja) 2005-01-28 2009-07-22 Ｔｄｋ株式会社 積層コンデンサ
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4308835B2 (ja) * 2005-08-19 2009-08-05 Ｔｄｋ株式会社 積層コンデンサ
US7283348B2 (en) 2005-12-22 2007-10-16 Tdk Corporation Multilayer capacitor
US7088569B1 (en) 2005-12-22 2006-08-08 Tdk Corporation Multilayer capacitor
US7145429B1 (en) 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor

Also Published As

Publication number Publication date
JP2007129224A (ja) 2007-05-24
CN1983479B (zh) 2011-02-09
US7414857B2 (en) 2008-08-19
US20070096254A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
CN1983479B (zh) 多层陶瓷电容器及其制造方法
CN101656153A (zh) 多层电子部件及其制造方法
US10020116B2 (en) Plated terminations
US8045319B2 (en) Controlled ESR decoupling capacitor
US7292429B2 (en) Low inductance capacitor
US8238116B2 (en) Land grid feedthrough low ESL technology
CN101150009B (zh) 镀的端头及利用电解镀形成其的方法
EP2791951B1 (en) High aspect ratio stacked mlcc design
US7170737B2 (en) Window via capacitor
US7663453B2 (en) Multilayer electronic component and multilayer array electronic component
US9748042B2 (en) Multilayer feedthrough capacitor
CN110391084A (zh) 多层陶瓷电子组件
US8325489B2 (en) Electronic component mounting structure
JP6142650B2 (ja) 積層貫通コンデンサ
JP2016149425A (ja) 積層貫通コンデンサ
CN115274300B (zh) 一种多层陶瓷电容器
CN217061784U (zh) 多层电子组件
JP6476954B2 (ja) 積層貫通コンデンサ
WO2008003825A1 (en) Coil and method for interconnecting planar windings

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20191031

CF01 Termination of patent right due to non-payment of annual fee