CN1838412A - 半导体元件及其形成方法 - Google Patents

半导体元件及其形成方法 Download PDF

Info

Publication number
CN1838412A
CN1838412A CNA2006100581861A CN200610058186A CN1838412A CN 1838412 A CN1838412 A CN 1838412A CN A2006100581861 A CNA2006100581861 A CN A2006100581861A CN 200610058186 A CN200610058186 A CN 200610058186A CN 1838412 A CN1838412 A CN 1838412A
Authority
CN
China
Prior art keywords
semiconductor element
element according
substrate
electric crystal
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100581861A
Other languages
English (en)
Other versions
CN100416833C (zh
Inventor
柯志欣
葛崇祜
黄健朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1838412A publication Critical patent/CN1838412A/zh
Application granted granted Critical
Publication of CN100416833C publication Critical patent/CN100416833C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Abstract

一种形成隔离沟槽的方法及系统,包括于一半导体基板上形成隔离沟槽,以一填沟材料填充此沟槽,此填沟材料可为一介电质,在接近此沟槽的上缘制造出空隙,并于一气体环境下进行加热退火以回流此沟槽边缘,使此边缘圆角化并悬垂于此沟槽。接着形成十分靠近此沟槽特定位置的电晶体,可包括形成于半导体基板上的悬垂于沟槽圆形部分的源极/汲极区域。

Description

半导体元件及其形成方法
技术领域
本发明是有关于一种半导体元件的制造方法,且特别是有关于一种改良浅沟槽隔离(shallow trench isolation;STI)结构的制程。
背景技术
半导体元件可利用隔离结构以隔绝不同构成物间的电性,位于半导体元件各个构成物间的隔离结构可降低可能造成元件效能减低的有害干扰效应。只要将构成物互相隔绝开来,就可于半导体元件各构成物间建立电通路(electrical path)以得到理想的电性。
传统制造半导体元件隔离结构的方法一般是利用一区域硅氧化法(local oxidation of silicon;LOCOS)制程。LOCOS制程中,利用一氧化罩幕(oxidation mask)提供图案并进行一场氧化层(field oxide layer)的热成长,然而场氧化层成长的一侧边部份,容易在理想的成长图案之外产生锥形的氧化楔形部分,这些氧化楔形部分因其形状而被称为“鸟嘴”(bird’sbeak),此鸟嘴构造缩减了半导体元件构成物间的绝缘区域,并使半导体元件的电效能受到不良的影响。
浅沟槽隔离(STI)制程形成的隔离结构取代传统LOCOS制程,促进了次微米几何图案的发展。相较于传统的LOCOS制程,STI制程具有许多的优点,例如STI制程可允许整个基板及隔离结构的平坦化,使得在确定电晶体闸极堆迭的关键尺寸(critical dimension;CD)时较易于控制,也进一步使在晶体闸极堆迭后的制程的关键尺寸控制较佳。
典型的STI制程中,于晶圆基板上热成长一10到20纳米的缓冲氧化层(buffer oxide),接着沉积大约200纳米的一氮化层并以微影及蚀刻制程在硅材上蚀刻出图案,随后在此硅材上蚀刻出一沟槽,并热成长一衬底氧化层(liner oxide)以退火(anneal)去除硅材的任何损坏并保护此硅材,接着沉积较沟槽深度为厚的一氧化层,此晶圆随后以一化学机械研磨(chemical mechanical polishing;CMP)至接近氮化层为止,接着沿着下方的缓冲氧化层除去此氮化层以形成此浅沟槽结构。
前述的STI制程系统,沟槽侧壁的尖锐角缘会碰到硅基板表面而影响元件效能、良率及可靠度等问题。举例来说,可能于此角缘形成一具有较低临界电压(threshold voltage)的寄生电晶体(parasitic transistor)。另一个例子中,一较薄的闸极氧化层可能于此角缘形成,导致直接的元件失败或可靠度的问题。
其他传统的STI制程系统已经找出利用热氧化制程克服此尖锐角缘效应的方法,以氧化加速离子布植及硅的微结构变换可使碰到硅基板表面的沟槽侧壁的尖锐角缘圆角化。虽然此传统的圆角化制程系统可将角缘圆角化,但仍具有潜在的缺点,此传统圆角化制程的一个缺点是产生的应力诱导缺陷将使现今逐渐缩小的元件几何设计发生问题。另一个潜在的缺点为形成氧化衬底层的高密度电浆(high density plasma;HPD)氧化填沟制程造成的浅沟槽隔离侧壁损坏。另一个缺点为由角缘寄生电晶体的断皮诱导的逆窄通道效应(divot-induced reverse narrow channel effect;RNCE),此不良的效应是由于在浅沟槽隔离结构边缘形成较高强度的电场所造成。
因此需要一种制造半导体元件的方法能增进浅沟隔离结构的制造制程,于提高元件效能、良率及可靠度的同时亦能解决前述传统方法的问题。
发明内容
因此本发明的目的就是在提供一种新的浅沟槽隔离结构制程,用以产生更宽的制程裕度、提高闸极氧化层的完整性并提高元件效能、良率及可靠度。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体元件,其至少包括,一电晶体形成于一半导体基板上,且邻接于该半导体基板上的一隔离沟槽,该电晶体包括一电晶体部分形成于一基板部分之上或其中,该基板部份悬垂于该隔离沟槽。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体元件,其中所述的基板部分悬垂该隔离沟槽10到2000埃。
前述的半导体元件,其中所述的基板部分被圆角化。
前述的半导体元件,其中所述的圆角化的基板部分包括一弯曲半径范围为5-50纳米。
前述的半导体元件,其中所述的隔离沟槽至少部分地填充一介电质。
前述的半导体元件,其中所述的电晶体部分至少包括一源极/汲极区域。
前述的半导体元件,其中所述的源极/汲极区域上包括一硅化物。
前述的半导体元件,其中所述的基板部分被圆角化,且该电晶体包括一闸极形成于该基板表面的一平面区段。
前述的半导体元件,其更包括于该半导体基板上形成一另一隔离沟槽,该电晶体形成于该隔离沟槽及该另一隔离沟槽之间,且包括在悬垂于该另一隔离沟槽的该另一基板部分形成一相对的源极/汲极区域。
前述的半导体元件,其中所述的电晶体包括一通道区域形成于该基板表面的一平面区段内,一闸介电质材料覆盖于该通道区域上,一闸极形成于该闸介电质上,及一源极区域与一汲极区域分别形成于该基板通道区域的相对两端,该电晶体部分至少包括该源极区域或该汲极区域,且一硅化物层形成于该电晶体部分的一表面上。
前述的半导体元件,其中所述的电晶体形成于该基板的一表面上且该隔离沟槽由表面向下扩展。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种形成半导体元件的方法,至少包括:形成一隔离沟槽于一半导体基板上;以一填沟材料填充此沟槽;移除接近该沟槽的上缘的该填沟材料以在该半导体基板的一表面下形成该沟槽的一空隙;以及于一气体环境中加热退火以进行回流且圆角化该上缘。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的形成半导体元件的方法,其中所述的其中该加热退火使该沟槽上缘悬垂于该沟槽。
前述的形成半导体元件的方法,其中所述的上缘悬垂于该沟槽10-2000埃。
前述的形成半导体元件的方法,其更包括在该半导体基板的一表面上或其中,形成一电晶体包括一源极与一汲极,其包括形成至少一源极区域及一汲极区域于该悬垂部分。
前述的形成半导体元件的方法,其更包括一硅化物形成于该源极区域与该汲极区域上。
前述的形成半导体元件的方法,其包括形成一通道于该半导体基板的一平坦表面上,形成一闸介电质于该通道区域之上,形成一闸极于该闸介电质上,该源极与该汲极区域置于该半导体基板内该通道区域的相对两端。
前述的形成半导体元件的方法,其中所述的加热退火至少包括于一压力介于1-1000陶尔之间,一温度介于摄氏600到1100度之间。
前述的形成半导体元件的方法,其中所述的环境气体至少包括氢气、氮气、氦气、氖气、氩气及氙气其中的一。
前述的形成半导体元件的方法,其中所述的圆角化制程包括形成该半导体基板的具有一弯曲半径范围为5-50纳米的一表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,依照本发明一较佳实施例,提出一种新的浅沟槽隔离结构制程,可于半导体基板上形成一浅沟槽隔离结构,具有一圆角化的顶部角缘。此圆角化的角缘包括一悬垂于此浅沟槽隔离结构部份,可用以帮助形成元件构成物,例如电晶体的源极/汲极区域。此新的浅沟槽隔离结构制程也解决了一般传统制程中出现于沟槽开口处的顶部角缘的断皮现象,藉由消除此断皮现象亦抑制了传统制程中角缘寄生电晶体的产生。除此之外,此新的浅沟槽隔离结构制程降低了传统制程中由浅沟槽隔离结构角缘应力所产生的通道应力,并降低了改良精密元件特性时的硅化物诱导接合问题。
借由上述技术方案,本发明半导体元件及其形成方法至少具有下列优点:
由此新的浅沟槽隔离结构制程所产生的新的浅沟槽隔离结构,可在没有表面变形的情况下提供较宽的制程裕度、去除传统制程硅材表面的刻面(faceting)、多晶硅干扰及应力诱导使此浅沟槽隔离结构分界线变薄的问题,以改善闸极氧化层完整性。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的详细说明如下:
图1A到图1D是一种传统STI制造过程图。
图2A到图2D是绘示依照本发明一较佳实施例的一系列制程图。
图3是绘示依照本发明另一较佳实施例的截面图。
302:制程步骤                        304:制程步骤
306:制程步骤                        308:制程步骤
309:原始侧边                        310:浅沟槽
311:浅沟槽隔离结构                  312:STI填沟材料
314:氮化硅层                        316:氧化硅层
318:基板材料                        320:光阻层
322:曝光部分                        323:位置
324:位置                            326:角缘部分
328:薄氧化薄膜                      330:闸介电质层
332:源极                            334:汲极
336:硅化物层                        338:闸极
340:悬垂部分                        342:电晶体结构
344:侧壁间宽度                      346:原始宽度
350:通道                            352:介电质空间
400:截面                            R:弯曲半径
具体实施方式
虽然于下文中详细的说明及描述本发明的一种可促进构成物的主动区域的隔离、元件良率及可靠度的新的浅沟槽隔离结构制程,然而其中所呈现的细节并非用以限制本发明,在不违背本发明的精神下当可作各种的修饰及结构的改变。
请参照图1A到图1D,其绘示一种传统的STI制造过程。如图1A所示,一氧化硅层316形成于一基板材料318上,此基板材料可以为硅、绝缘层覆硅(silicon-on insulator;SOI)、锗、碳或由其所组成的族群。此氧化硅层316的形成可经由一热氧化制程氧化一硅基材、一化学气相沉积(chemical vapor deposition;CVD)或其他可适用的技术。接着利用可适用的传统制程于氧化硅层316上形成一氮化硅层314,之后于此氮化硅层314上方表面形成一光阻层320。
如图1B所示,利用传统方法于此光阻层320上进行图案化步骤,接着以此光阻图案作为一罩幕,可利用习知的蚀刻或其他移除制程选择性的移除氮化硅层314及氧化硅层316,接着将基板材料318上方表面的与浅沟槽隔离结构区域相对应的曝光部分322进行曝光。
参照图1C,是绘示不同的浅沟槽310选择性的形成于此基板材料318上的曝光部分322,此浅沟槽310是利用习知的蚀刻技术进行硅的选择性蚀刻,此不规则四边形的浅沟槽310在此仅为例示,其形状亦可为矩形。在此浅沟槽310进行填沟之前,一可选择性的薄氧化薄膜328,即一般所知的“氧化衬底”可经由热氧化于各个浅沟槽310及氧化硅层316的曝光表面上形成。一角缘圆角化现象可于薄氧化薄膜328形成过程中发生。在热氧化制程中,由于基板材料318上的各个角缘部分326的氧化速度远高于其他表面的氧化速度,因此角缘部分326可于薄氧化薄膜328形成过程中自动圆角化,此氧化作用可发生于温度介于1000℃+/-300℃之间。在其他实施例中,亦可不使用此薄氧化薄膜328。
如图1D所示,利用化学气相沉积制程于各个浅沟槽310上及氮化硅层314的曝光表面上形成一隔绝薄膜312,其中此隔绝薄膜312为一氧化硅薄膜并填满浅沟槽310为较佳。接着利用一化学机械研磨进行平坦化制程,以从氮化硅薄膜上方表面移除隔绝薄膜,提供一研磨终止薄膜以形成如图2A所示的结构,此结构并未包括可选择性氧化薄膜328。
传统的STI制程中,热氧化步骤例如形成氧化薄膜328可用以形成圆角化的角缘,因为半导体基板上沟槽开口的各个角缘部分326的氧化速度可于此热氧化过程中提高,如前所述,此提高的氧化速度可在半导体基板上靠近沟槽开口处产生圆角化的角缘部分。此半导体基板上的圆角化的角缘很重要,因为位于沟槽开口处的角缘圆角化可防止或消除半导体基板上形成较高强度的电场,可稳定及改良半导体元件的电性及效能。
传统的STI制造过程会产生一些有害的影响,当元件几何尺寸缩小时,此圆角化制程会产生一应力诱导缺陷的问题,且氧化衬底层的高密度电浆氧化填沟制程造成的浅沟槽隔离侧壁损坏,最后,此传统制程会促使断皮诱导逆窄通道效应并产生角缘寄生电晶体,导致于浅沟槽隔离结构边缘具有较高强度的电场。
图2A到图2D及图3是绘示依照本发明较佳实施例的形成浅沟槽隔离结构的改良方法,图2A到图2D分别呈现制程步骤302、制程步骤304、制程步骤306及制程步骤308,这些步骤是用以解决前述及其他类似的传统STI制造过程中所形成的不利影响。本发明所提供的新的STI制造过程具有如图2A示的结构,可依照如图1A到图1D所示的顺序或其他产生浅沟槽隔离方法形成,且以一氧化层填沟制程在图案罩幕之上形成一平面。
参照图2A的制程步骤302,以一化学机械研磨制程移除STI填沟材料312,但只研磨至氮化硅层314的最上方为止,STI填沟材料312可以为一氧化物、其他介电质或多晶硅,如此,此氮化硅层314及氧化硅层316可作为一衬垫氧化层以保持基板材料318的完整性。此氮化硅层314及氧化硅层316共同形成一图案罩幕层。各个浅沟槽隔离结构311实际上为浅沟槽310以STI填沟材料312填满到氮化硅层314上方为止所形成的结构,此结构藉由化学机械研磨制程产生一于STI填沟材料312及氮化硅层314上方的平坦化表面。值得注意的是此图案罩幕层是由氮化硅层314及氧化硅层316覆盖基板材料318的全部宽度所组成。
参照图2B的制程步骤304,以一蚀刻制程额外移除一部份位于浅沟槽隔离结构311的STI填沟材料312,并回蚀图案罩幕层的原始侧边309(以虚线表示),可分别利用磷酸及氟化氢作为蚀刻溶液以蚀刻此衬垫氮化层及衬垫氧化层。此蚀刻制程将覆盖于基板材料318上表面的STI填沟材料312移除,由于此回蚀步骤,浅沟槽蚀刻结构上方角缘具有一较多STI填沟材料的位置323,因此创造出位于基板表面的下的断皮,并以湿蚀刻法沿着基板材料318与STI填沟材料312的界面优先蚀刻,以暴露出沟槽侧壁上方的一部份。此外尚横向缩减了氮化硅层314与氧化硅层316的图案罩幕侧边,因此不仅在此角缘暴露出基板材料318的一部份,且亦暴露出此氮化硅层314与氧化硅层316所缩减的侧壁。换句话说,于蚀刻制程后产生一较先前的原始侧边309间的原始宽度346缩小的侧壁间宽度344。
参照图2C的制程步骤306,经过制程步骤304后形成的结构,利用一氢气进行退火制程以回流及圆角化此基板材料318的角缘,因而使此硅基板结构扩展至沟槽侧壁的位置324,其中一悬垂部分340悬垂于浅沟槽310的长度为10到2000埃。依照本发明的一实施例,此退火制程以气压1到1000陶尔及温度以摄氏600到1000度为较佳,然其他适用的退火条件亦可于其他实施例中应用。此退火制程中的环境气体可使用氢气、氦气、氦气、氩气、氙气或其所组成的族群。
参照图2D的制程步骤308,以一传统方法移除氮化硅层314及氧化硅层316所组成的图案罩幕层,接着利用任何标准半导体制程,于元件的主动区域形成介于不同浅沟槽隔离结构间的一电晶体结构342。一闸介电质层330将一闸极338与基板材料318分隔,此闸介电质可至少包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化硅(Si3O4)、氮氧化硅(Si3NO)、一高介电质材料或其所组成的族群。此闸介电质层330可利用传统方法,例如热氧化或各种沉积制程如化学气相沉积形成,于此例示的电晶体结构342形成于基板材料318上的一平坦部分,闸极338可利用传统的沉积及图案化方法形成,或根据本发明的一实施例由一多晶硅所形成。依照本发明的一实施例,闸极338可利用一金属或由金属所形成的化合物结构、一半导体、一金属氧化物及/或硅化物产生。源极332与汲极334区域可以传统方法于包括悬垂部分340的基板材料318上形成,源极332与汲极334区域可经由离子布植于基板上形成,于闸极结构形成后利用一离子布植制程进行闸极结构自对准,并于布植源极/汲极材料时提供一罩幕以保护下方的通道,源极332与汲极334区域形成于闸极结构下方基板中的通道350的两端。介电质空间352可利用传统方法沿着闸极338的侧壁形成,并可有助源极332与汲极334区域位于适当的位置。
值得注意的是此源极332与汲极334区域的圆角化的角缘结构具有一弯曲半径R,此弯曲半径R以5到50纳米为较佳。一硅化物层336可于源极332与汲极334区域形成。更进一步,此扩展至各个浅沟槽310的角缘具有一长度,其范围介于1到200纳米之间。虽然此半导体基板于此例示中为硅,然而于此技艺中已知的基材,包括硅、绝缘层覆硅(silicon-on-insulator;SOI)、锗、碳或其所组成的族群亦可为此半导体基板的材料。此通道的结晶方向可为<100>或<110>。
参照图3A,是绘示依照本发明的一实施例的浅沟槽隔离结构角缘的截面400。此截面400表示一介于制程步骤306与制程步骤308间的一过渡制程步骤,于此过渡制程步骤中,闸介电质层330已经形成但电晶体结构342的剩余部分则尚未被形成。
先前的说明提供许多完成本发明不同特征的不同的实施例,所描述的特定实施例的组成物及制程是用以清楚的说明本发明,其仅为例示而非用以限定本发明。
虽然本发明已以一较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种半导体元件,其特征在于至少包括,一电晶体形成于一半导体基板上,且邻接于该半导体基板上的一隔离沟槽,该电晶体包括一电晶体部分形成于一基板部分之上或其中,该基板部份悬垂于该隔离沟槽。
2.根据权利要求1所述的半导体元件,其中该基板部分悬垂该隔离沟槽10到2000埃。
3.根据权利要求1所述的半导体元件,其中该基板部分被圆角化。
4.根据权利要求3所述的半导体元件,其中该圆角化的基板部分包括一弯曲半径范围为5-50纳米。
5.根据权利要求1所述的半导体元件,其中该隔离沟槽至少部分地填充一介电质。
6.根据权利要求1所述的半导体元件,其中该电晶体部分至少包括一源极/汲极区域。
7.根据权利要求6所述的半导体元件,其中于该源极/汲极区域上包括一硅化物。
8.根据权利要求6所述的半导体元件,其中于该基板部分被圆角化,且该电晶体包括一闸极形成于该基板表面的一平面区段。
9.根据权利要求8所述的半导体元件,更包括于该半导体基板上形成一另一隔离沟槽,该电晶体形成于该隔离沟槽及该另一隔离沟槽之间,且包括在悬垂于该另一隔离沟槽的该另一基板部分形成一相对的源极/汲极区域。
10.根据权利要求1所述的半导体元件,其中该电晶体包括一通道区域形成于该基板表面的一平面区段内,一闸介电质材料覆盖于该通道区域上,一闸极形成于该闸介电质上,及一源极区域与一汲极区域分别形成于该基板通道区域的相对两端,该电晶体部分至少包括该源极区域或该汲极区域,且一硅化物层形成于该电晶体部分的一表面上。
11.根据权利要求1所述的半导体元件,其中该电晶体形成于该基板的一表面上且该隔离沟槽由表面向下扩展。
12.一种形成半导体元件的方法,至少包括:
形成一隔离沟槽于一半导体基板上;
以一填沟材料填充此沟槽;
移除接近该沟槽的上缘的该填沟材料以在该半导体基板的一表面下形成该沟槽的一空隙;以及
于一气体环境中加热退火以进行回流且圆角化该上缘。
13.根据权利要求12所述的形成半导体元件的方法,其中该加热退火使该沟槽上缘悬垂于该沟槽。
14.根据权利要求13所述的形成半导体元件的方法,其中该上缘悬垂于该沟槽10-2000埃。
15.根据权利要求13所述的形成半导体元件的方法,更包括在该半导体基板的一表面上或其中,形成一电晶体包括一源极与一汲极,其包括形成至少一源极区域及一汲极区域于该悬垂部分。
16.根据权利要求15所述的形成半导体元件的方法,更包括一硅化物形成于该源极区域与该汲极区域上。
17.根据权利要求15所述的形成半导体元件的方法,包括形成一通道于该半导体基板的一平坦表面上,形成一闸介电质于该通道区域之上,形成一闸极于该闸介电质上,该源极与该汲极区域置于该半导体基板内该通道区域的相对两端。
18.根据权利要求12所述的形成半导体元件的方法,其中该加热退火至少包括于一压力介于1-1000陶尔之间,一温度介于摄氏600到1100度之间。
19.根据权利要求12所述的形成半导体元件的方法,其中该环境气体至少包括氢气、氮气、氦气、氖气、氩气及氙气其中的一。
20.根据权利要求12所述的形成半导体元件的方法,其中该圆角化制程包括形成该半导体基板的具有一弯曲半径范围为5-50纳米的一表面。
CNB2006100581861A 2005-03-10 2006-03-10 半导体元件及其形成方法 Expired - Fee Related CN100416833C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/076,707 US7238564B2 (en) 2005-03-10 2005-03-10 Method of forming a shallow trench isolation structure
US11/076,707 2005-03-10

Publications (2)

Publication Number Publication Date
CN1838412A true CN1838412A (zh) 2006-09-27
CN100416833C CN100416833C (zh) 2008-09-03

Family

ID=36971559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100581861A Expired - Fee Related CN100416833C (zh) 2005-03-10 2006-03-10 半导体元件及其形成方法

Country Status (3)

Country Link
US (2) US7238564B2 (zh)
CN (1) CN100416833C (zh)
TW (1) TWI353651B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487031A (zh) * 2010-12-02 2012-06-06 无锡华润上华半导体有限公司 沟槽隔离形成方法
CN101872725B (zh) * 2009-04-23 2013-01-02 台湾积体电路制造股份有限公司 半导体结构的制造方法与半导体元件
CN103531519A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103594348A (zh) * 2012-08-17 2014-02-19 茂达电子股份有限公司 具有低密勒电容的半导体元件的制作方法
CN108305898A (zh) * 2017-01-12 2018-07-20 立锜科技股份有限公司 改善临界电压下滑的金属氧化物半导体元件及其制造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP2006278754A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
DE102005037566B4 (de) * 2005-08-09 2008-04-24 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090484A1 (en) * 2005-08-25 2007-04-26 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit stress control system
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100910462B1 (ko) * 2007-09-07 2009-08-04 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7892929B2 (en) * 2008-07-15 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation corner rounding
JP2010199156A (ja) * 2009-02-23 2010-09-09 Panasonic Corp 半導体装置及びその製造方法
US10205032B2 (en) * 2010-09-20 2019-02-12 Infineon Technologies Ag Semiconductor structure and method for making same
US8552478B2 (en) * 2011-07-01 2013-10-08 Nanya Technology Corporation Corner transistor and method of fabricating the same
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9000526B2 (en) * 2011-11-03 2015-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. MOSFET structure with T-shaped epitaxial silicon channel
US8664050B2 (en) * 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate
TWI470733B (zh) 2012-08-28 2015-01-21 Anpec Electronics Corp 溝渠絕緣製程
US8772907B1 (en) * 2012-12-24 2014-07-08 United Microelectronics Corp. Anti-fuse structure and anti-fuse programming method
US20160064286A1 (en) * 2014-09-03 2016-03-03 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits
US9673207B2 (en) * 2015-08-20 2017-06-06 Sandisk Technologies Llc Shallow trench isolation trenches and methods for NAND memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
TW444333B (en) * 1998-07-02 2001-07-01 United Microelectronics Corp Method for forming corner rounding of shallow trench isolation
TW406350B (en) 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
JP3955404B2 (ja) * 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3917327B2 (ja) * 1999-06-01 2007-05-23 株式会社ルネサステクノロジ 半導体装置の製造方法及び装置
JP4649006B2 (ja) * 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US6165871A (en) 1999-07-16 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
US6150234A (en) * 1999-12-16 2000-11-21 Vlsi Technology, Inc. Trench-diffusion corner rounding in a shallow-trench (STI) process
US6326283B1 (en) * 2000-03-07 2001-12-04 Vlsi Technology, Inc. Trench-diffusion corner rounding in a shallow-trench (STI) process
US6391729B1 (en) * 2000-03-09 2002-05-21 Advanced Micro Devices, Inc. Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
KR20020042251A (ko) * 2000-11-30 2002-06-05 박종섭 반도체 소자의 분리구조 제조방법
US6613635B2 (en) * 2000-12-28 2003-09-02 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having element isolation trench
US6746933B1 (en) 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
JP2004303877A (ja) * 2003-03-31 2004-10-28 Sanken Electric Co Ltd 半導体素子の製造方法
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US20050167777A1 (en) * 2004-01-30 2005-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with active layer bumper

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872725B (zh) * 2009-04-23 2013-01-02 台湾积体电路制造股份有限公司 半导体结构的制造方法与半导体元件
CN102487031A (zh) * 2010-12-02 2012-06-06 无锡华润上华半导体有限公司 沟槽隔离形成方法
CN103531519A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103531519B (zh) * 2012-07-02 2016-03-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103594348A (zh) * 2012-08-17 2014-02-19 茂达电子股份有限公司 具有低密勒电容的半导体元件的制作方法
CN108305898A (zh) * 2017-01-12 2018-07-20 立锜科技股份有限公司 改善临界电压下滑的金属氧化物半导体元件及其制造方法
CN108305898B (zh) * 2017-01-12 2020-11-24 立锜科技股份有限公司 改善临界电压下滑的金属氧化物半导体元件及其制造方法

Also Published As

Publication number Publication date
US20060205164A1 (en) 2006-09-14
US20070235835A1 (en) 2007-10-11
TWI353651B (en) 2011-12-01
CN100416833C (zh) 2008-09-03
US7745904B2 (en) 2010-06-29
TW200633126A (en) 2006-09-16
US7238564B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
CN1838412A (zh) 半导体元件及其形成方法
TWI396252B (zh) 提供電性隔離之方法及包含該方法之半導體結構
JP5199230B2 (ja) 集積回路構造及びその製造方法
CN1194400C (zh) 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法
TWI255012B (en) Method of manufacturing a flash memory cell
JP5105835B2 (ja) 突起型トランジスタ製造方法
CN1921116A (zh) 半导体结构及其制造方法
JP2006032946A (ja) 半導体装置及びその製造方法
CN103177950A (zh) 制造鳍器件的结构和方法
TW201508839A (zh) 用於基體鰭式場效電晶體不依賴閘極長度之氣孔上覆矽架構
US20180315857A1 (en) Device and method to improve fin top corner rounding for finfet
TW200411815A (en) Method of forming an isolation layer in a semiconductor devices
CN114334662A (zh) 一种半导体器件的形成方法及半导体器件
JP4834304B2 (ja) 半導体素子の製造方法
CN112382605A (zh) Fdsoi的制造方法
WO2023108784A1 (zh) 一种半导体器件及其制造方法
US20210057547A1 (en) Heterogeneous semiconductor device substrates with high quality epitaxy
KR100951740B1 (ko) 반도체 소자의 제조 방법
CN1215564C (zh) 一种半导体快闪存储器及其制备方法
CN101364541B (zh) 半导体器件的凹槽栅极及其形成方法
KR100344765B1 (ko) 반도체장치의 소자격리방법
CN116264246A (zh) 半导体装置及其形成方法
CN115799072A (zh) 屏蔽栅沟槽功率器件及其制作方法
KR100568754B1 (ko) 트랜지스터 및 그 제조 방법
CN1917171A (zh) 半导体元件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903