CN1507088A - 横向相变存储器及其制造方法 - Google Patents
横向相变存储器及其制造方法 Download PDFInfo
- Publication number
- CN1507088A CN1507088A CNA03154682XA CN03154682A CN1507088A CN 1507088 A CN1507088 A CN 1507088A CN A03154682X A CNA03154682X A CN A03154682XA CN 03154682 A CN03154682 A CN 03154682A CN 1507088 A CN1507088 A CN 1507088A
- Authority
- CN
- China
- Prior art keywords
- electrode
- dielectric substance
- phase
- change material
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Abstract
根据本发明的一个实施例,主要提供一种横向相变存储器和一种制造相变存储器的方法。该方法包括在衬底之上形成导电材料并构图该导电材料以便由该导电材料形成两个电极,其中两个电极分开相距一个亚光刻距离。该方法还包括在两个电极之间形成一种相变材料。
Description
技术领域
本发明涉及相变存储器,并特别涉及横向存储器及其制造方法。
背景技术
相变存储器装置利用相变材料用于电存储器的应用,相变材料就是在常规非晶态和常规晶态之间可以进行电转换的材料。在一种应用中,一种类型的存储器元件利用一种相变材料,该相变材料在常规非晶和常规晶体局部有序(local order)的一种结构态之间或在跨越完全非晶态和完全晶态之间的整个谱上的局部有序的不同可检测态之间进行电转换。
适合于这种应用的典型材料包括使用各种硫属元素的那些材料。相变材料的态还是非易失性的,其中当设置为晶态、半晶态、非晶态或半非晶态的任一种状态时都表现出一个电阻值,除非重新设置为表示材料的相态或物理态(例如,晶态或非晶态)的那种值,否则仍保持该电阻值。
通过提供经过该材料的电流以便加热该材料来进行编程相变材料以至改变相变材料的相或存储器状态。要降低存储器装置的功耗就需要减少提供给相变材料的电流。
因此,就不断需要用于更改制造相变存储器装置的方法以便减少用于编程相变材料的电流。
发明内容
本发明的一个方面提供一种方法,包括:在一衬底之上形成导电材料;去除该导电材料的一部分以便由该导电材料形成两个电极,其中该两个电极分开一亚光刻距离;以及在该两个电极之间形成相变材料。
本发明的另一方面提供一种设备,包括:在第一材料之上的第一电极;与第一电极分开一亚光刻距离的第二电极,其中第一电极接触该第一材料并且第二电极接触该第一材料;以及第一电极和第二电极之间的相变材料。
本发明的再一方面提供一种设备,包括:在基底材料之上的第一电介质材料;与第一电介质材料分开一亚光刻距离的第二电介质材料,其中第一电介质材料接触该基底材料,并且第二电介质材料接触该基底材料;以及第一电介质材料与第二电介质材料之间的相变材料。
本发明的又一方面提供一种方法,包括:在基底材料之上淀积电介质材料;构图该电介质材料以至由该电介质材料形成两个间隔物,其中两个间隔物分开一亚光刻距离;以及在两个间隔物之间形成相变材料。
本发明的一个方面提供一种系统,包括:一处理器;耦连到该处理器的一无线接口;以及耦连到该处理器的一存储器,所说存储器包含一存储器单元,该存储器单元包括:在第一材料之上的第一电极;与第一电极分开一亚光刻距离的第二电极,其中第一电极接触第一材料并且第二电极也接触第一材料;以及在第一电极和第二电极之间的相变材料。
附图说明
在说明书的结论部分特别地指出并清楚地申明了本发明的目的。然而,通过阅读并参照以下结合附图的详细说明书,就能更好地理解本发明的结构和操作方法以及本发明的目的、特征和优点,在附图中:
图1是根据本发明的一个实施例相变存储器的一部分的剖面图;
图2是根据本发明的一个实施例在制造期间图1的存储器的剖面图;
图3是在制造的后续阶段中图2的结构的剖面图;
图4是在制造的后续阶段中图3的结构的剖面图;
图5是沿线5-5的图4的结构的剖面图;
图6是在制造的后续阶段中图5的结构的剖面图;
图7是在图6中说明的制造阶段的图6的结构的顶视图;
图8是在制造的后续阶段中图6的结构的剖面图;
图9是在制造的后续阶段中图8的结构的剖面图;
图10是图9中说明的制造阶段的图9的结构的顶视图;
图11是在制造的后续阶段中图10的结构的顶视图;
图12是根据本发明的另一个实施例的相变存储器的一部分的剖面图;
图13是根据本发明的另一个实施例的相变存储器的一部分的剖面图;
图14是根据本发明的另一个实施例的相变存储器的一部分的剖面图;
图15说明根据本发明的一个实施例的存储器阵列的示意图;
图16说明根据本发明的一个实施例的系统的一部分的方框图。
应当理解,为了说明的简单和清楚,附图中说明的元件并没必要按比例绘制。例如,为了清楚,一些元件的尺寸相对于其它元件进行了放大。此外,考虑到适用,在各个附图中重复参考数字以表示相应或类似的元件。
具体实施方式
在以下详细的说明书中,为了提供对本发明的完整理解,提出了许多具体的细节。然而,本领域普通技术人员应当理解,不需要这些具体的细节也可以实现本发明。在其它实例中,没有详细地描述公知的方法、步骤、元件和电路,以至不会混淆本发明。
在以下的说明书和权利要求书中,可以采用术语“耦连”和“连接”以及它们的派生词语。应当理解,这些术语并不希望成为彼此的同义词。当然,在具体的实施例中,可以采用“连接”来表示彼此直接物理接触或彼此电接触的两个或多个元件。“耦连”意味着直接物理接触或电接触的两个或多个元件。然而,“耦连”还可以意味着两个或多个元件不彼此直接接触,但仍然相互协作或彼此相互作用。
参照图1,说明相变存储器(phase change memory)100的一部分的一个实施例。相变存储器100可以包括可以含有相变材料120的存储器元件110,其中相变材料120的至少一部分位于两个电极130和140之间。电极130和140可以形成在电介质材料150上,在本实施例中电介质材料150可以称为基底材料。绝缘物160和170可以分别形成在电极130和140上。电介质层180可以形成在相变材料120的一部分和绝缘物160和170的一部分上。
应当注意,本发明的范围并不限于相变存储器100的具体排列和结构。在替换的实施例中,相变存储器100可以不同地进行排列并包含附加的层和附加的结构。例如,它可以需要形成隔离结构、地址线、外围电路(例如,寻址电路),等等。应当理解,本发明的范围并不限于没有这些元件。图1简要地说明在电极130和140之间如何形成相变材料120。
电极130和140可以由淀积在电介质层上的单层导电材料形成。图2-4可以用于说明制造存储器元件110的一个实施例,其中电极130和140(图1)可以由单层导电材料230(图2)形成。在一个实施例中,电极130和140彼此相距一个亚光刻距离(sub-lithographicdistance)。例如,在一个实施例中,电极130和140可以相隔小于大约1000埃的距离,虽然本发明的范围并不限于这方面。此外,图2-4可以用于说明由单层电介质材料240(图2)形成绝缘物160和170(图1),其中绝缘物160和170可以彼此相距一个亚光刻距离。
亚光刻(sub-lithographic)距离可以是指小于结构的特征尺寸(a feature size)的一个距离。结构的特征尺寸可以是指利用光刻可获得的最小尺寸。例如,特征尺寸可以指在一个结构中一种材料的宽度或材料的间隔。应当理解,光刻指一种利用紫外(UV)光将图形或图像从一个介质转移到另一个介质例如从一个掩模转移到一个晶片的工艺。被转移图形的最小特征尺寸可以是由UV光制约的限制。小于特征尺寸的距离、体积(size)或尺寸可以称为亚光刻距离、亚光刻体积或亚光刻尺寸。例如,一些结构可以具有大约2500埃的特征尺寸。在本示例中,亚光刻距离可以指具有小于大约2500埃的一个宽度的一种特征。
可以采用几种技术来获得亚光刻尺寸。虽然本发明的范围并不限于这些技术,但是可以采用相移掩模、电子束光刻或x射线光刻来获得亚光刻尺寸。电子束光刻可以指利用电子束曝光晶片上的抗蚀剂的一种直写光刻(direct-write lithography)技术。x射线光刻可以指一种用于将图形转移到硅晶片的光刻工艺,其中使用的电磁射线是x射线而不是可见光。x射线的较短波长(例如,相对于紫外线的大约2000-3000埃,x射线为大约10-50埃)可以减少衍射,并且采用x射线的较短波长可以获得大约1000埃的特征尺寸。而且,还可以采用侧壁间隔物来获得亚光刻尺寸。可以采用图2-4说明利用侧壁间隔物来获得亚光刻尺寸。
参照图2,导电材料230可以形成在电介质材料150上。电介质材料150可以由各种材料例如二氧化硅、氮化硅或其它材料形成。作为一个实例,利用物理汽相淀积(PVD)工艺可以在电介质材料150上形成导电材料230。导电材料230可以是碳或例如过渡金属的半金属,该过渡金属包含但不限于钛、钨、氮化钛(TiN)或氮化铝钛(TiAlN)。其它适合的电极材料可以包含例如多晶硅的多晶半导体材料,但本发明的范围并不限于这些材料。导电材料230可以具有从大50埃至大约250埃范围的厚度,但本发明的范围并不限于这方面。
在形成导电层230之后,可以利用化学汽相淀积(CVD)工艺在导电材料230上形成电介质材料层240。电介质材料240可以是二氧化硅、氮化硅或其它电介质材料。电介质材料240可以具有从大约25埃至大约500埃范围的厚度,但本发明的范围并不限于这方面。
可以在电介质材料240上形成另一层电介质材料250,例如氧化物或氧氮化物。可以通过蚀刻电介质材料250形成具有侧壁256的开口255。开口255可以是一个通孔或一个凹槽,但本发明的范围并不限于这些结构。作为一个实例,可以通过在电介质材料250上提供光抗蚀剂材料层(未示出)并使该光抗蚀剂材料曝光来形成开口255。可以采用一个掩模(未示出)以便使光抗蚀剂材料的被选择区域曝光,该选择区域限定将被去除例如将被蚀刻的区域。该蚀刻可以是一种称为湿法腐蚀的化学腐蚀。或者,蚀刻可以是一种电解腐蚀或一种称为干法腐蚀的等离子体(离子轰击)腐蚀。如果利用光刻技术形成开口255,开口255的直径或宽度就至少为一个特征尺寸。
图3说明在共形地引入电介质材料260之后的图2的结构。可以在电介质材料250之上、沿侧壁256并在电介质材料240的一部分上形成电介质材料260。用于电介质材料260的适合材料可以包含二氧化硅、氮化硅或多晶硅,但本发明的范围并不限于这些。
电介质材料260可以具有比电介质材料250更小的厚度。作为一个实例,电介质材料260可以具有从大约六分之一(1/6)的特征尺寸至大约三分之一(1/3)的特征尺寸范围的厚度,但本发明的范围并不限于这些厚度。应当理解,电介质材料260的引入缩小了开口255(图2)。利用电介质材料260可以形成较小的开口即开口265。开口265的宽度小于开口255的宽度,并且开口265的宽度可以是一个亚光刻宽度。沿侧壁256的电介质材料260的该部分称为侧壁间隔物261和262。因此,应当理解,可以利用侧壁间隔物261和262来形成具有一个亚光刻宽度的开口265。在一个实施例中,开口255(图2)的宽度可以为大约一个特征尺寸,并且可以选择电介质材料260的厚度以致开口265(图3)的宽度为开口255的大约三分之一尺寸。在一个实施例中,开口265的宽度可以小于大约1000埃,但本发明的范围并不限于这个宽度。
在形成电介质材料260之后,利用例如蚀刻工艺可以去除材料230、240和260的一部分。图4说明在构图材料230、240和260之后的图3的结构。参照图4,在一个实施例中,可以利用干法腐蚀例如各向异性腐蚀来去除材料230、240和260的一部分,由此由导电材料230形成电极130和140,并由电介质材料240形成绝缘物160和170。在一个实施例中,电极130和140可以彼此相距一个亚光刻距离,并且绝缘物160和170彼此相距一个亚光刻距离。参照图2-4说明的利用侧壁间隔物形成亚光刻尺寸的工艺还可以称为亚光刻蚀刻。在形成电极130和140之后,可以去除电介质材料260和250,但本发明的范围并不限于这种工艺。
在一个实施例中,如图1所示,在形成电极130和140以及绝缘物160和170之后,电极130和140之间以及绝缘物160和170之间可以设置相变材料。或者,在一个替换的实施例中,可以采用多个侧壁间隔物以便减少电极130和140之间的相变材料的数量。例如,可以通过在相变材料淀积之前、设置多个侧壁间隔物来减少在z方向(图1-4中所示的垂直于XY的透视方向)上的相变材料的厚度。利用图5-10来说明制造存储器元件110的一个实施例,其中在电极130和140之间形成相变材料150之前、可以利用侧壁间隔物来减少电极130和140之间的空间。
图5是沿图4的线5-5的存储器元件110的剖面图。图5提供在制造的后续状态期间的存储器单元100的一个视图,其垂直于图4中所示的视图(即ZY透视图)。在图5中,说明电介质材料150。
图6说明在形成并构图电介质材料450之后的图5的结构。在一个实施例中,可以利用CVD工艺在电介质材料150上形成电介质材料450。用于电介质材料450的适合的材料可以包含二氧化硅或低K电介质材料,但本发明的范围并不限于这些材料。电介质材料450具有从大约1000埃至大约3000埃范围的厚度,但本发明的范围并不限于这些厚度。可以利用各向异性干法腐蚀通过蚀刻电介质材料450来形成具有侧壁456的开口455。开口455可以是一个通孔或一个凹槽,但本发明的范围并不限于这些结构。如果利用光刻技术来形成开口455,那么开口455的宽度就至少为一个特征尺寸。
图7是在图6中说明的制造阶段的存储器元件110的顶视图。如图7中所示,在蚀刻操作期间去除电介质材料460的一部分以至形成开口455,由此暴露电介质材料150、160和170的一部分。
图8说明在共形地引入电介质材料460之后的图6的结构。可以在电介质材料450之上并沿侧壁456形成电介质材料460。用于电介质材料460的适合的材料可以包含二氧化硅、氮化硅或低K电介质材料,但本发明的范围并不限于这些材料。电介质材料460可以具有比电介质材料450更小的厚度。作为一个示例,电介质材料460可以具有从大约六分之一的特征尺寸至大约三分之一的特征尺寸范围的厚度,但本发明的范围并不限于这些厚度。可以利用电介质材料460来形成开口465。开口465的宽度可以是一个亚光刻宽度。沿侧壁456的电介质材料460的一部分称为侧壁间隔物461和462。在一个实施例中,开口455(图6)的宽度可以是大约一个特征尺寸,并且可以选择电介质材料460的厚度,以致开口465(图8)的宽度是开口455的大约三分之一的尺寸。例如,开口465的宽度即侧壁间隔物461和462之间的距离可以小于大约1000埃。
在形成电介质材料460之后,可以利用蚀刻工艺来构图电介质材料460。图9说明在构图电介质材料460之后的图8的结构。参照图9,在一个实施例中,可以采用干法腐蚀例如各向异性腐蚀来形成具有亚光刻宽度的沟槽475。在一个实施例中,沟槽475的宽度可以小于大约1000埃,但本发明的范围并不限于这种厚度。
图10是在图9中说明的制造阶段的存储器元件110的顶视图。如图10所示,可以在蚀刻操作期间去除电介质材料460的一部分以便形成沟槽475,由此暴露电介质材料150、160和170的一部分。在一个实施例中,在形成沟槽475之后,可以在侧壁间隔物461和462之间、在电极130和140之间以及在绝缘物160和170之间形成相变材料120。
图11是在后续制造阶段的图10的结构的顶视图。图11说明在侧壁间隔物461和462之间、在电极130和140之间以及在绝缘物160和170之间的开口475中淀积相变材料120之后的存储器元件110。
应当理解,利用至少一个亚光刻工艺,即侧壁间隔物来形成存储器元件110可以减少在电极130和140之间以及在绝缘物160和170之间的空间体积,由此减少了在电极130和140之间的相变材料的数量。正如参照图2-4所述,可以形成相变材料的电极130和140之间的在x方向上的空间可以是亚光刻的。此外,正如参照图5-10所述,电极130和140之间的在z方向上的空间也可以是亚光刻的。
再次参照图1,绝缘物160和170可以提供电隔离和/或热隔离。绝缘物130和140可以有助于限制相变材料120和电极130和140之间的欧姆接触区域。在图1中说明的实施例中,只有电极130的一个表面或一个边缘131接触相变材料120的一部分。此外只有电极140的一个表面或一个边缘141接触相变材料120的一部分。如图1中还示出,绝缘物160的边缘161可以是连续的并与电极130的边缘131对准,并且绝缘物170的边缘171可以是连续的并与边缘141对准。
虽然用绝缘物160和170来说明存储器元件110,但本发明并不限于此。在一个替换的实施例中,可以不用绝缘物160和170而形成存储器元件110。如上所述,在一个实施例中,可以采用相同的蚀刻操作以便形成绝缘物160和170以及电极130和140。在另一个实施例中,可以采用分开的蚀刻操作以便形成绝缘物160和170以及电极130和140。
在形成电极130和140以及绝缘物160和170之后,在电极130和140之间、在绝缘物160和170之间并覆盖绝缘物160和170的一部分可以形成相变材料120。相变材料120的一部分可以与电极130和140的一部分可以形成电信连接。相变材料150的实例包含但不限于碲锗锑(TexGeySbz)材料或GeSbTe合金类的硫属元素组合物,但本发明的范围并不仅限于这些材料。可选择地,可以采用另一种相变材料,它的电特性(例如,电阻、电容等)可以随着提供的例如光、热或电流的能量产生改变。
在形成相变材料120之后,在相变材料120和绝缘物160和170之上形成电介质材料180。虽然本发明的范围并不仅限于一方面,但是电介质材料180可以是二氧化硅、氮化硅或其它材料。电介质材料180称为包覆物(encapsulator)。
通过将电压电势提供到电极130和140就可以进行相变材料120的编程以便改变相变材料的状态或相变材料的相。例如,通过将大约5伏的电压提供到电极140并将大约零伏的电压提供到电极130,就可以在相变材料120之上提供小于大约5伏的电压电势差。响应于提供的电压电势,电流就可以流过相变材料120,就会在相变材料120中和电极130和140中产生热。这种热就可以改变相变材料120的存储状态或相变材料120的相。
相变材料120从一个态转换为另一个态所需的电压电势与电极130和140之间的距离成正比例。因此,降低电极130和140之间的距离还可以减少相变材料120从一个存储态转换为另一个存储态所需的电压电势。例如,在一个实施例中,如果电极130和140之间的距离为大约1000埃,那么就可以在电极130和140之间的相变材料120的该部分上提供大约2伏的电压电势差以便感应一个电流来使这些材料发热。这种电压和电流足以使相变母体从常规非晶态改变为常规的晶态。在存储器元件110的操作期间采用降低的电压和电流还可以降低相变存储器100的功耗。
如上所述,绝缘物160和170可以限制相变材料120和电极130和140之间的接触区。通过限制相变材料120和电极130和140之间的接触区,这样就能降低进行编程的相变材料120的体积。换句话说,存储信息的编程区、即相变材料120响应于提供的电压电势而进行态转换或相转换的区域限定为相变材料120的一部分,该区域小于相变材料120的总体积。没有绝缘物160和170,那么相变材料120和电极130和140之间的接触区就增加。这样就会增加编程的区域,就会增加编程相变材料120所需的电压/电流。
还可以利用如上所述的亚光刻技术、通过减少电极130和140之间的x方向和z方向上的相变材料的数量来限制编程区域。因此,对相变材料的较小的部分进行编程、就能够降低编程相变材料120所需的电压/电流值。
可以采用电介质材料150和180来提供存储器元件110的电隔离和/或热隔离。除了上述的实例之外,电介质材料150和180还可以采用低K电介质材料。可以根据存储器元件110的所需特性来选择用于形成这些电介质材料的厚度和技术。通过提供这种绝缘并限定编程区域,就可以提高利用电加热来编程相变材料120的效率。
因为电流横向流动、即电流在水平方向或x方向上流动,因此存储器元件110可以称为横向相变存储器装置。如图1中所示,在相变材料的一部分之下可以形成电极130和140。可选择地,一些相变存储器(未示出)可以采用垂直结构的存储器单元,其中电极位于相变材料之上和相变材料之下,因此电流就在垂直方向上流动。
虽然本发明的范围并不限于此,但是在一些实施例中,电极130和140在尺寸上可以是对称的,并且利用相同的工艺操作由相同的材料来形成电极130和140,因此降低了制造存储器元件110的成本和复杂性。可以在淀积相变材料120之前淀积电极130和140,因此,与用于制备相变材料120的温度相比、可以在较高的温度下制备电极130和140。此外,在图1说明的实施例中,相对较大部分的相变材料120可以由绝缘物环绕,并且相对较小部分的电极130和140可以接触相变材料120。因此,图1说明的结构就会产生了一种相对低功率的存储器元件。而且,如果电极130和140在尺寸上对称,那么这些电极就可以在编程期间对加热相变材料120贡献相同,这就可以提高存储器元件110的效率和可靠性。
参照图12,说明存储器元件110的另一个实施例。在本实施例中,可以去除(例如,腐蚀)或构图绝缘物160和电极130以致绝缘物160的一个边缘161成为斜面并且电极130的一个边缘131也成为斜面,并且其中绝缘物160的边缘161和电极130的边缘131共面并邻接。换句话说,边缘161和131相对于电介质材料150构成倾角。此外,可以构图绝缘物170和电极140以致绝缘物170的一个边缘171成为斜面并且电极140的一个边缘141也成为斜面,并且其中绝缘物170的边缘171和电极140的边缘141共面并邻接。以此方式形成电极130和140和绝缘物160和170就可以提高相变材料120和电极130和140之间的接触。
参照图13,说明存储器元件110的另一个实施例。在本实施例中,构图(例如,腐蚀)绝缘物160和电极130以致绝缘物160的边缘161不与电极130的边缘131邻接并且不对准电极130的边缘131。例如,可以改变用于形成绝缘物160和电极130的蚀刻操作以致蚀刻绝缘物130比蚀刻电极130更多。此外,蚀刻绝缘物170比蚀刻电极140更多,以致绝缘物170的边缘171不与电极140的边缘141邻接并且不对准电极140的边缘141。以此方式形成电极130和140和绝缘物160和170就可以提高相变材料120和电极130和140之间的接触。
参照图14,说明相变存储器100的一个实施例。相变存储器100包含存储器元件110。相变存储器100还可以包含附加的结构例如开关器件或选择器件(例如,晶体管或二极管)、隔离结构和地址线。
在图14说明的实施例中,相变存储器100包括由半导体材料形成的衬底600。在本实施例中,可以在衬底600中引入P型掺杂物例如硼。虽然本发明的范围并不限于此,但是在一个实例中,P型掺杂物适合的浓度大致为超过大约5×1018至大约1×1020原子/立方厘米(atoms/cm3),致使衬底600表示为P++。在本实例中,可以用P型外延硅620覆盖衬底600。在一个实例中,掺杂浓度为大约1015-1017原子/立方厘米(atoms/cm3)。
相变存储器100还可以包含在外延硅620中形成的浅沟槽隔离(STI)结构630。STI结构630可以用于各个存储器元件彼此间以及存储器元件与在衬底中和在衬底上形成的相关电路元件(例如,晶体管器件)间的隔离。在一个实施例中,STI结构630可以是二氧化硅,但本发明的范围并不限于此。
相变存储器100还可以包含作为寻址电路的一部分的选择器件640。选择器件640可以是两个金属氧化物半导体场效应晶体管(MOSFETs)。一个晶体管可以包含区域651和652、导电材料653和654以及栅极655。另一个晶体管可以包含区域652和656、导电材料654和658以及栅极659。
区域651、652和656可以是通过引入例如浓度大致为大约1018-约1020atoms/cm3的磷或砷而形成的N型掺杂多晶硅(例如,N+硅),但本发明的范围并不限于此。在一个实例中,导电材料653、654和658可以是难熔金属硅化物例如硅化钴(CoSi2)。一方面,导电材料653、654和658可以作为芯片上电路结构的外围电路(例如,寻址电路)的制造中的低阻材料。导体652和654一起作为字线行(例如,图15中的行820)。
在一个实例中,可以由多晶硅材料形成选择器件640的栅极655和659。在本实例中,栅极655和659可以称为信号线或地址线。栅极655和659还可以称为列线(例如,图15的列线815)。
可以环绕栅极655和659形成电介质材料660,例如SiO2。可以由导电材料,例如钨形成导电接触670、675和680。接触670和675可以是图15中的将晶体管850连接到电极材料860的线。接触680和690可以是图15中的电压电源线。导体690可以由导电材料,例如铝形成。
应当注意,上述形成存储器100的操作次序或顺序,不是对本发明的限制。
图15是存储器阵列800的一个实施例的示意图。存储器阵列800可以包含与上述存储器元件110一样形成的多个相变存储器元件810。在本实例中,存储器阵列800的电路包含用于编程或读取存储器元件810的地址线815、820和830。在一个实施例中,地址线815、820和830可以耦连到外围寻址电路(未示出)。存储器元件810包括MOSFET 850、电阻860和相变材料870。
参照图16,描述根据本发明的一个实施例的系统900的一部分。系统900可以用于无线装置,例如个人数字助理(PDA)、具有无线功能的膝上型电脑或便携式计算机、网络图形输入板、无线电话、寻呼机、紧急消息装置、数字音乐播放器、数字照相机或可以适合无线发送和/或接收信息的其它装置。
系统900可包括控制器910,输入/输出(I/O)装置920(例如,键盘,显示器),存储器930和通过总线950彼此耦连的无线接口840。应当注意,本发明的范围并不限于具有这些部件的任何一种部件或具有所有这些部件的实施例。
控制器910可包括例如一个或多个微处理器、数字信号处理器、微控制器等。存储器930可以用于存储传输到系统900或由系统900传送的信息。存储器930还可以随意地用于存储指令,在系统900的工作期间由控制器910执行的该指令,并可以用于存储用户数据。可以由一种或多种不同类型的存储器提供存储器930。例如,存储器930可包括易失性存储器(任何一种类型的随机存取存储器)、非易失性存储器例如快闪存储器和/或包含一种存储器元件例如图1、12、13或图14中说明的相变存储器100的相变存储器。
用户可使用I/O装置920以便产生消息。系统900可利用无线接口940以便用射频(RF)信号将消息发送到无线通讯网络和从无线通讯网络接收消息。无线接口940的实例可包含天线或无线收发机,但本发明的范围并不限于这些结构。
虽然本发明的范围并不限于这种结构,但是系统900可以采用以下的无线通讯接口协议之一来发送并接收消息:码分多址接入(CDMA)、蜂窝无线电话通讯系统、移动通讯全球系统(GSM)的蜂窝无线电话系统、北美数字蜂窝(NADC)的蜂窝无线电话系统、时分多址接入(TDMA)系统、扩展的-TDMA(E-TDMA)蜂窝无线电话系统、第三代(3G)系统如宽带CDMA(WCDMA)、CDMA-2000,等等。
虽然在此已经说明并描述了本发明的某些特征,本领域普通技术人员现在可以对本发明进行许多修改、替换,改动和等同的变化。因此,应当理解,附加的权利要求书期望能够覆盖落入本发明的实质精神范围内的所有这些修改和变化。
Claims (32)
1.一种方法,包括:
在一衬底之上形成导电材料;
去除该导电材料的一部分以便由该导电材料形成两个电极,其中该两个电极分开一亚光刻距离;以及
在该两个电极之间形成相变材料。
2.权利要求1的方法,其中去除步骤包括蚀刻导电材料以至形成两个电极。
3.权利要求1的方法,还包括在相变材料的一部分和两个电极的第一电极的一部分之间形成第一电介质材料,其中第一电极的第二部分接触相变材料的第二部分。
4.权利要求3的方法,还包括去除第一电介质材料和第一电极的一部分,由此第一电介质材料的边缘倾斜并且第一电极的边缘倾斜,其中第一电介质材料的边缘和第一电极的边缘是共面的。
5.权利要求3的方法,还包括去除第一电介质材料和第一电极的一部分,由此第一电介质材料的边缘与第一电极边缘不邻接。
6.权利要求3的方法,还包括在第一电介质材料之上形成第二电介质材料,并去除第二电介质材料的一部分以至形成具有侧壁的第一开口以便暴露第一电介质材料的一部分。
7.权利要求6的方法,还包括:
在第一开口中并沿着侧壁设置第三电介质材料以形成第二开口,其中第二开口具有一个亚光刻宽度。
8.权利要求6的方法,还包括:
在第一开口中并沿着第一开口的侧壁设置第三电介质材料以形成两个侧壁间隔物,其中两个间隔物分开一亚光刻距离。
9.权利要求8的方法,其中形成一相变材料包括在两个间隔物之间形成该相变材料。
10.权利要求1的方法,还包括:
将两个电极的第一电极耦连到第一地址线;并且将两个电极的第二电极耦连到第二地址线。
11.一种设备,包括:
在第一材料之上的第一电极;
与第一电极分开一亚光刻距离的第二电极,其中第一电极接触该第一材料并且第二电极接触该第一材料;以及
第一电极和第二电极之间的相变材料。
12.权利要求11的设备,其中第一材料是一种电介质材料。
13.权利要求11的设备,其中相变材料接触第一材料。
14.权利要求11的设备,其中相变材料是硫属化物材料。
15.权利要求11的设备,其中亚光刻距离小于大约1000埃。
16.权利要求11的设备,其中利用两个电极跨越相变材料施加小于大约5伏的电压电势差,由此改变相变材料的状态。
17.权利要求11的设备,其中第一电极和第二电极由单层导电材料形成。
18.权利要求11的设备,还包括:
在相变材料的第一部分和第一电极的第一部分之间耦连的第一电介质材料;以及
在相变材料的第二部分和第二电极的第一部分之间耦连的第二电介质材料。
19.权利要求18的设备,其中第一电介质材料的一边缘成为倾斜并且第一电极的一边缘成为倾斜,其中第一电介质材料的边缘与第一电极的边缘是共面的。
20.权利要求11的设备,还包括:
第一间隔物,接触相变材料的第一部分;以及
第二间隔物,接触相变材料的第二部分,其中第一间隔物与第二间隔物分开一亚光刻距离。
21.权利要求11的设备,其中大量的相变材料是在第一电极、第二电极、第一间隔物以及第二间隔物之间。
22.权利要求11的设备,其中第一电极耦连到第一地址线,并且第二电极耦连到第二地址线。
23.一种设备,包括:
在基底材料之上的第一电介质材料;
与第一电介质材料分开一亚光刻距离的第二电介质材料,其中第一电介质材料接触该基底材料,并且第二电介质材料接触该基底材料;以及
第一电介质材料与第二电介质材料之间的相变材料。
24.权利要求23的设备,其中亚光刻距离小于大约1000埃。
25.权利要求23的设备,还包括:
第一导体;以及
与第一导体分开一第二亚光刻距离的第二导体,其中相变材料的一部分是在第一电介质材料、第二电介质材料、第一导体以及第二导体之间。
26.权利要求25的设备,其中第一导体接触基底材料,并且第二导体接触基底材料。
27.权利要求25的设备,其中相变材料接触第一电介质材料、第二电介质材料、第一导体和第二导体。
28.一种方法,包括:
在基底材料之上淀积电介质材料;
构图该电介质材料以至由该电介质材料形成两个间隔物,其中两个间隔物分开一亚光刻距离;以及
在两个间隔物之间形成相变材料。
29.权利要求28的方法,还包括:
在基底材料之上淀积导电材料;
构图该导电材料以至由该导电材料形成两个电极,其中两个电极分开一亚光刻距离,并且其中形成相变材料包括在该两个电极之间形成相变材料。
30.一种系统,包括:
一处理器;
耦连到该处理器的一无线接口;以及
耦连到该处理器的一存储器,所说存储器包含一存储器单元,该存储器单元包括:
在第一材料之上的第一电极;
与第一电极分开一亚光刻距离的第二电极,其中第一电极接触第一材料并且第二电极接触第一材料;以及
在第一电极和第二电极之间的相变材料。
31.权利要求30的系统,其中无线接口是一种无线发射接收机。
32.权利要求30的系统,其中无线接口是一种天线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/319204 | 2002-12-13 | ||
US10/319,204 US6867425B2 (en) | 2002-12-13 | 2002-12-13 | Lateral phase change memory and method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1507088A true CN1507088A (zh) | 2004-06-23 |
CN100405629C CN100405629C (zh) | 2008-07-23 |
Family
ID=32506598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB03154682XA Expired - Fee Related CN100405629C (zh) | 2002-12-13 | 2003-08-25 | 横向相变存储器和包括该存储器的系统 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6867425B2 (zh) |
KR (1) | KR100544636B1 (zh) |
CN (1) | CN100405629C (zh) |
DE (1) | DE10339070B4 (zh) |
SG (1) | SG136797A1 (zh) |
TW (1) | TWI237873B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383994C (zh) * | 2005-11-25 | 2008-04-23 | 中国科学院上海微系统与信息技术研究所 | 采用硫系化合物纳米材料制备相变存储器器件单元的方法 |
CN100440486C (zh) * | 2005-12-05 | 2008-12-03 | 旺宏电子股份有限公司 | 具有电极层处理的相变随机存取存储器的制造方法 |
CN100456513C (zh) * | 2004-12-06 | 2009-01-28 | 三星电子株式会社 | 相变存储单元和形成其的方法 |
CN100495756C (zh) * | 2005-07-13 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 相变化存储元件及其形成方法 |
US7879692B2 (en) | 2007-02-21 | 2011-02-01 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
CN101689604B (zh) * | 2007-06-28 | 2011-12-14 | Nxp股份有限公司 | 电子装置及其制造方法 |
CN101783356B (zh) * | 2007-06-15 | 2011-12-28 | 台湾积体电路制造股份有限公司 | 半导体存储器结构 |
CN1996572B (zh) * | 2006-01-03 | 2012-01-25 | 三星电子株式会社 | 制造相变随机存取存储器的方法 |
CN102593357A (zh) * | 2012-03-31 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种具有纳米存储性能的相变存储器的制备方法 |
CN102760833A (zh) * | 2005-06-17 | 2012-10-31 | 旺宏电子股份有限公司 | 薄膜板相变随机存取存储器电路及其制造方法 |
CN105070827A (zh) * | 2015-07-15 | 2015-11-18 | 中国科学院半导体研究所 | 基于腐蚀的水平全限制相变存储器的自对准制备方法 |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7902536B2 (en) * | 1999-03-25 | 2011-03-08 | Ovonyx, Inc. | Memory device and method of making same |
EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
EP1469532B1 (en) * | 2003-04-16 | 2009-08-26 | STMicroelectronics S.r.l. | Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured |
US6930913B2 (en) * | 2002-02-20 | 2005-08-16 | Stmicroelectronics S.R.L. | Contact structure, phase change memory cell, and manufacturing method thereof with elimination of double contacts |
US6891747B2 (en) * | 2002-02-20 | 2005-05-10 | Stmicroelectronics S.R.L. | Phase change memory cell and manufacturing method thereof using minitrenches |
US6972430B2 (en) * | 2002-02-20 | 2005-12-06 | Stmicroelectronics S.R.L. | Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof |
US6867425B2 (en) * | 2002-12-13 | 2005-03-15 | Intel Corporation | Lateral phase change memory and method therefor |
EP1439583B1 (en) * | 2003-01-15 | 2013-04-10 | STMicroelectronics Srl | Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof |
US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
US7425735B2 (en) * | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
US7323734B2 (en) * | 2003-02-25 | 2008-01-29 | Samsung Electronics Co., Ltd. | Phase changeable memory cells |
KR100560659B1 (ko) * | 2003-03-21 | 2006-03-16 | 삼성전자주식회사 | 상변화 기억 소자 및 그 제조 방법 |
KR100504698B1 (ko) * | 2003-04-02 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
KR100498493B1 (ko) * | 2003-04-04 | 2005-07-01 | 삼성전자주식회사 | 저전류 고속 상변화 메모리 및 그 구동 방식 |
US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
US7893419B2 (en) | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
US7596016B2 (en) * | 2003-08-04 | 2009-09-29 | Ovonyx, Inc. | Optically accessible phase change memory |
US7161167B2 (en) * | 2003-08-04 | 2007-01-09 | Intel Corporation | Lateral phase change memory |
US7308067B2 (en) * | 2003-08-04 | 2007-12-11 | Intel Corporation | Read bias scheme for phase change memories |
DE10349750A1 (de) * | 2003-10-23 | 2005-05-25 | Commissariat à l'Energie Atomique | Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein |
KR100568109B1 (ko) * | 2003-11-24 | 2006-04-05 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
EP1557875A1 (en) * | 2003-12-29 | 2005-07-27 | STMicroelectronics S.r.l. | Process for forming tapered trenches in a dielectric material |
KR100533958B1 (ko) * | 2004-01-05 | 2005-12-06 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
US7138687B2 (en) * | 2004-01-26 | 2006-11-21 | Macronix International Co., Ltd. | Thin film phase-change memory |
DE102004031742A1 (de) * | 2004-06-30 | 2006-01-19 | Infineon Technologies Ag | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement |
KR101052863B1 (ko) * | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
KR100663348B1 (ko) * | 2004-09-02 | 2007-01-02 | 삼성전자주식회사 | 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들. |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US20060097341A1 (en) * | 2004-11-05 | 2006-05-11 | Fabio Pellizzer | Forming phase change memory cell with microtrenches |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US7488967B2 (en) * | 2005-04-06 | 2009-02-10 | International Business Machines Corporation | Structure for confining the switching current in phase memory (PCM) cells |
EP1710850B1 (en) * | 2005-04-08 | 2010-01-06 | STMicroelectronics S.r.l. | Lateral phase change memory |
US7166533B2 (en) * | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US8237140B2 (en) * | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
CN100379047C (zh) * | 2005-07-28 | 2008-04-02 | 复旦大学 | 一种纳米相变存储器单元的制备方法 |
KR100637235B1 (ko) * | 2005-08-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
US7582413B2 (en) * | 2005-09-26 | 2009-09-01 | Asml Netherlands B.V. | Substrate, method of exposing a substrate, machine readable medium |
US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7541607B2 (en) * | 2005-11-02 | 2009-06-02 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
US8183551B2 (en) * | 2005-11-03 | 2012-05-22 | Agale Logic, Inc. | Multi-terminal phase change devices |
US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
TWI291745B (en) * | 2005-11-30 | 2007-12-21 | Ind Tech Res Inst | Lateral phase change memory with spacer electrodes and method of manufacturing the same |
GB2433647B (en) * | 2005-12-20 | 2008-05-28 | Univ Southampton | Phase change memory materials, devices and methods |
TWI264087B (en) * | 2005-12-21 | 2006-10-11 | Ind Tech Res Inst | Phase change memory cell and fabricating method thereof |
TWI284389B (en) * | 2005-12-28 | 2007-07-21 | Ind Tech Res Inst | Phase change memory (PCM) device and fabricating method thereof |
KR100782482B1 (ko) * | 2006-05-19 | 2007-12-05 | 삼성전자주식회사 | GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 |
TWI297225B (en) * | 2006-05-23 | 2008-05-21 | Ind Tech Res Inst | Phase change memory device and fabrications thereof |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US7479671B2 (en) * | 2006-08-29 | 2009-01-20 | International Business Machines Corporation | Thin film phase change memory cell formed on silicon-on-insulator substrate |
KR100739000B1 (ko) | 2006-09-11 | 2007-07-12 | 삼성전자주식회사 | 상변화 기억 소자의 형성 방법 |
US7888719B2 (en) * | 2007-05-23 | 2011-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structures |
KR100869354B1 (ko) | 2007-06-27 | 2008-11-19 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 제조 방법 |
US7663134B2 (en) * | 2007-07-10 | 2010-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory array with a selector connected to multiple resistive cells |
US7678606B2 (en) | 2007-09-04 | 2010-03-16 | Industrial Technology Research Institute | Phase change memory device and fabrication method thereof |
WO2009059033A1 (en) * | 2007-10-30 | 2009-05-07 | Synapse Biomedical, Inc. | Method of improving sleep disordered breathing |
US8076664B2 (en) * | 2007-12-20 | 2011-12-13 | Intel Corporation | Phase change memory with layered insulator |
US8178906B2 (en) * | 2008-01-11 | 2012-05-15 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device |
US7696542B2 (en) * | 2008-01-22 | 2010-04-13 | International Business Machines Corporation | Anisotropic stress generation by stress-generating liners having a sublithographic width |
US8426838B2 (en) | 2008-01-25 | 2013-04-23 | Higgs Opl. Capital Llc | Phase-change memory |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8604457B2 (en) * | 2008-11-12 | 2013-12-10 | Higgs Opl. Capital Llc | Phase-change memory element |
US9647037B2 (en) | 2015-08-25 | 2017-05-09 | Qualcomm Incorporated | Resistive random access memory device with resistance-based storage element and method of fabricating same |
CN105489756B (zh) * | 2015-12-03 | 2018-01-12 | 中国科学院半导体研究所 | 基于自选择腐蚀的水平全限制相变存储器的制备方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845533A (en) * | 1986-08-22 | 1989-07-04 | Energy Conversion Devices, Inc. | Thin film electrical devices with amorphous carbon electrodes and method of making same |
US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
US5650345A (en) * | 1995-06-07 | 1997-07-22 | International Business Machines Corporation | Method of making self-aligned stacked gate EEPROM with improved coupling ratio |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
US20030075778A1 (en) * | 1997-10-01 | 2003-04-24 | Patrick Klersy | Programmable resistance memory element and method for making same |
WO2000057498A1 (en) * | 1999-03-25 | 2000-09-28 | Energy Conversion Devices, Inc. | Electrically programmable memory element with improved contacts |
US6613604B2 (en) * | 2001-08-02 | 2003-09-02 | Ovonyx, Inc. | Method for making small pore for use in programmable resistance memory element |
WO2003032392A2 (en) * | 2001-10-09 | 2003-04-17 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system, and method of forming the same |
EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
US6867425B2 (en) * | 2002-12-13 | 2005-03-15 | Intel Corporation | Lateral phase change memory and method therefor |
-
2002
- 2002-12-13 US US10/319,204 patent/US6867425B2/en not_active Expired - Lifetime
-
2003
- 2003-06-11 TW TW092115844A patent/TWI237873B/zh not_active IP Right Cessation
- 2003-08-08 SG SG200304819-6A patent/SG136797A1/en unknown
- 2003-08-25 CN CNB03154682XA patent/CN100405629C/zh not_active Expired - Fee Related
- 2003-08-26 DE DE10339070A patent/DE10339070B4/de not_active Expired - Fee Related
- 2003-10-30 KR KR1020030076528A patent/KR100544636B1/ko active IP Right Grant
-
2005
- 2005-01-25 US US11/042,522 patent/US7119355B2/en not_active Expired - Lifetime
-
2006
- 2006-08-07 US US11/499,941 patent/US7358521B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100456513C (zh) * | 2004-12-06 | 2009-01-28 | 三星电子株式会社 | 相变存储单元和形成其的方法 |
CN102760833A (zh) * | 2005-06-17 | 2012-10-31 | 旺宏电子股份有限公司 | 薄膜板相变随机存取存储器电路及其制造方法 |
CN102760833B (zh) * | 2005-06-17 | 2015-07-08 | 旺宏电子股份有限公司 | 薄膜板相变随机存取存储器电路及其制造方法 |
CN100495756C (zh) * | 2005-07-13 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 相变化存储元件及其形成方法 |
CN100383994C (zh) * | 2005-11-25 | 2008-04-23 | 中国科学院上海微系统与信息技术研究所 | 采用硫系化合物纳米材料制备相变存储器器件单元的方法 |
CN100440486C (zh) * | 2005-12-05 | 2008-12-03 | 旺宏电子股份有限公司 | 具有电极层处理的相变随机存取存储器的制造方法 |
CN1996572B (zh) * | 2006-01-03 | 2012-01-25 | 三星电子株式会社 | 制造相变随机存取存储器的方法 |
US7879692B2 (en) | 2007-02-21 | 2011-02-01 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
CN101783356B (zh) * | 2007-06-15 | 2011-12-28 | 台湾积体电路制造股份有限公司 | 半导体存储器结构 |
CN101689604B (zh) * | 2007-06-28 | 2011-12-14 | Nxp股份有限公司 | 电子装置及其制造方法 |
CN102593357A (zh) * | 2012-03-31 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种具有纳米存储性能的相变存储器的制备方法 |
CN102593357B (zh) * | 2012-03-31 | 2013-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种具有纳米存储性能的相变存储器的制备方法 |
CN105070827A (zh) * | 2015-07-15 | 2015-11-18 | 中国科学院半导体研究所 | 基于腐蚀的水平全限制相变存储器的自对准制备方法 |
CN105070827B (zh) * | 2015-07-15 | 2017-09-26 | 中国科学院半导体研究所 | 基于腐蚀的水平全限制相变存储器的自对准制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060266990A1 (en) | 2006-11-30 |
DE10339070A1 (de) | 2004-07-15 |
DE10339070B4 (de) | 2007-04-05 |
US6867425B2 (en) | 2005-03-15 |
TW200410366A (en) | 2004-06-16 |
US20040113181A1 (en) | 2004-06-17 |
US7358521B2 (en) | 2008-04-15 |
TWI237873B (en) | 2005-08-11 |
KR100544636B1 (ko) | 2006-01-23 |
KR20040053766A (ko) | 2004-06-24 |
US20050142731A1 (en) | 2005-06-30 |
US7119355B2 (en) | 2006-10-10 |
CN100405629C (zh) | 2008-07-23 |
SG136797A1 (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1507088A (zh) | 横向相变存储器及其制造方法 | |
CN100401546C (zh) | 相变存储器及其制造方法 | |
CN100458974C (zh) | 存储器器件及其制造方法 | |
US6605527B2 (en) | Reduced area intersection between electrode and programming element | |
US8889527B2 (en) | Phase change memory and method therefor | |
US8278641B2 (en) | Fabricating current-confining structures in phase change memory switch cells | |
US6673700B2 (en) | Reduced area intersection between electrode and programming element | |
US9000408B2 (en) | Memory device with low reset current | |
JP2006165560A (ja) | 相変化記憶セル及びその製造方法 | |
US20150108422A1 (en) | Double patterning method to form sub-lithographic pillars | |
CN1819297A (zh) | 侧壁有源接脚存储器及其制造方法 | |
CN1808735A (zh) | 一种相变化存储器及其制造方法 | |
CN1285121C (zh) | 用于制造闪存器件的方法 | |
CN112928122A (zh) | 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20120825 |