CN1455440A - 在衬底上加工高密度亚光刻图形的方法 - Google Patents

在衬底上加工高密度亚光刻图形的方法 Download PDF

Info

Publication number
CN1455440A
CN1455440A CN03128436A CN03128436A CN1455440A CN 1455440 A CN1455440 A CN 1455440A CN 03128436 A CN03128436 A CN 03128436A CN 03128436 A CN03128436 A CN 03128436A CN 1455440 A CN1455440 A CN 1455440A
Authority
CN
China
Prior art keywords
interval
feature size
minimum feature
substrate
inferior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03128436A
Other languages
English (en)
Inventor
T·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1455440A publication Critical patent/CN1455440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

本发明公开了一种加工高密度亚光刻图形的方法。此方法包括使用普通的微电子工艺包括形成亚光刻间隔和镶嵌工艺来在衬底(11，71)所含图形的垂直侧壁面上形成一些亚光刻间隔(33，53，83，93)。此亚光刻间隔(33，53，83，93)的周期小于光刻系统的最小分辨率λ。通过对材料的后续淀积，并经各向异性刻蚀来有选择地除掉被淀积材料的水平表面，可以增加在光刻系统最小分辨率λ范围内图形包括亚光刻间隔(33，53，83，93)的密度。可以选择地，可以将间隔材料共形淀积。

Description

在衬底上加工高密度亚光刻图形的方法
技术领域
本发明总的说涉及在衬底上加工高密度亚光刻图形的方法。更具体地说，本发明涉及在衬底上利用普通的微电子加工技术加工高密度亚光刻图形的方法，以便衬底上形成一些亚光刻间隔，而且在光刻系统最小分辨率的范围内特征密度可以增加一倍或更多。
背景技术
在微电子工业中，在衬底上图形化特征的标准方法是采用大家都知道的光刻技术。通常先在衬底材料上涂上一层光抗蚀剂，然后用一个光源通过掩模使光抗蚀剂曝光。掩模上含有一些图形(如线条和间隔)，它们将要被转换到光抗蚀剂上。光抗蚀剂曝光之后浸泡在一种溶液中，以确定转移到抗蚀剂上的图形。用这种方法作出的图形的线宽一般大于光刻对准设备的最小分辨率λ，它最终受到用来使光抗蚀剂曝光的光源的光波长的限制。目前先进的光刻对准设备能作出小到100.0纳米的线宽。
利用大家熟知的微电子工艺技术(如反应离子刻蚀，离子蚀刻，等离子体刻蚀，或化学刻蚀等)可以把光抗蚀剂上的图形转移到衬底材料上。采用标准的半导体工艺方法，可以做出宽度为λ的线条或图形为2λ的栅格(即线条-间隔序列)。
不过，在许多应用中，线宽或图形尽可能地小是有利的。较小的线宽或图形能产生高性能和/或高密度的电路。因此，微电子工业一直在追求不断降低光刻系统的最小分辨率，从而减小图形衬底上的线宽或图形。由于电子工业受到对更快和更小的电子器件的需求的驱使，性能和/或密度的增加将会带来巨大的经济利益。
在图1a中，加工比最小特征尺寸λ更窄的线条的方法包括对用来使衬底材料图形化的刻蚀过程进行控制。衬底101包含具有最小特征尺寸λ的线条103，它比用来制作线条103的光刻系统的最小分辨率λ要大或者相等。由于光刻系统的最小分辨率λ，各线条103将被间隔105分开，该间隔也将比λ大或者相等。在图1a中，线条103和间隔105的周期为2λ。因而在周期2λ内，特征的密度为2，即有一个线条103和一个间隔105。类似地，在λ的距离内，特征密度为1，也就是说，在距离λ内，或者是一个线条103，或者是有一个间隔105。
在图1b中，线条103各自的宽度已减小至小于λ的值，这是通过控制横向等离子体刻蚀，使线条103的垂直侧壁S在刻蚀前(见图中箭头e)在横向减至小于λ的宽度(见虚线箭头r)来实现的。但是，按上述方法并不使线条103的密度增加。实际上，由于横向刻蚀使线条103变成比λ窄(即＜λ)，同时，由于垂直侧壁s的后退使间隔105的宽度变得比λ大(即＞λ)。结果在周期2λ内的特征密度(103，105)仍为2，而在距离λ内的特征密度仍为1。
类似地，在图2a中，如果衬底107内的特征包括一个栅格109(包含线条111和间隔113，其特征尺寸大于或等于λ)，则在周期2λ内的特征密度(111，113)为2，而在距离λ内的特征密度仍为1。
在图2b中，经过控制横向等离子体刻蚀之后，垂直侧壁S向内缩进的结果使得间隔113比λ宽(即＞λ)，而线条111比λ窄(即＜λ)。和上面一样，在周期2λ内的特征密度(111，113)仍为2；而在距离λ内的特征密度仍为1。
因此，需要有一种加工亚光刻尺寸的特征的方法，使得特征的宽度比光刻系统的最小分辨率还窄。还需要有一种加工亚光刻尺寸的特征的方法，它能在光刻系统最小分辨率的范围内增加特征密度。
发明内容
本发明的加工高密度亚光刻图形的方法，通过采用普通的微电子工艺形成亚光刻间隔，以及采用镶嵌工艺在衬底上形成一些亚光刻间隔，从而解决了上述问题。亚光刻间隔的周期小于光刻系统的最小分辨率。按照微电子工艺的说法，所谓间隔就是一些薄膜，它将衬底上图形的垂直侧壁盖住。镶嵌工艺是这样一种技术，它通过将第一种材料淀积在第二种材料中的凹陷部位，然后用平台化工艺除掉第一种材料的一部分，而在第二种材料的母体内形成第一种材料的镶嵌图形。比如说，可以采用化学机构平面化(CMP)之类的平面化工艺来除掉第一种材料并使之平面化。
采用本发明的方法，可以在光刻系统最小分辨率的范围内增加包含亚光刻间隔在内的特征密度。另外，还可通过材料的淀积及随后的各向异性刻蚀有选择性地除掉淀积材料的水平表面，而进一步增加在光刻系统最小分辨率范围内的特征密度。材料的淀积可以是共形淀积，其中被淀积材料的水平厚度和垂直厚度彼此基本相同。
通过下面结合附图以实例说明本发明的原理所作的详细描述，可以了解本发明的另一些特征。
附图说明
图1a是一个现有的衬底的横剖面图，衬底上有一些线条图形，其周期两倍于光刻系统的最小分辨率。
图1b是图1a的经过预先控制的横向刻蚀工艺以减小线条宽度后的横剖面图。
图2a是一种上面有栅格的现有的衬底的横剖面图，图形的周期两倍于光刻系统的最小分辨率。
图2b是图2a经过预先控制的横向刻蚀工艺以减小图形宽度后的横剖面图。
图3a是按照本发明在掩模层上光刻图形的横剖面图。
图3b是图3a的掩模层按照本发明经过刻蚀后的横剖视图。
图3c和3d是包含具有最小特征尺寸的图形的衬底按照本发明经过刻蚀后的横剖视图。
图4是按照本发明的淀积间隔材料的横剖视图。
图5是按照本发明经过各向异性刻蚀工艺形成的亚光刻间隔的横剖视图。
图6是按照本发明淀积在图5的亚光刻间隔上的另一种淀积间隔材料的横剖视图。
图7是按照本发明经各向异性刻蚀形成的附加的亚光刻间隔的横剖视图。
图8和10是按照本发明经淀积工艺后一种镶嵌材料的横剖视图。
图9和11是按照本发明用平面化工艺形成的一个镶嵌间隔的横剖视图。
图12a和12b是用来说明按照本发明在衬底上形成特征的横剖视图。
图13是按照本发明的一种淀积间隔材料的横剖视图。
图14是按照本发明用各向异性刻蚀工艺形成的亚光刻间隔的横剖视图。
图15是按照本发明用各向异性刻蚀工艺形成的附加亚光刻间隔的横剖视图。
具体实施方式
在下面的详细描述及一些附图中，类似的元件用类似的标号来标识。
如用作说明的那些附图所示，本发明体现为一种加工高密度亚光刻图形的方法。此方法包括将一个掩模层淀积在衬底上，然后在掩模层上图形化以形成一个图象，它包含一特征尺寸，其值比用来在掩模层上图形化的光刻系统的最小分辨率大或相等。然后对掩模层进行刻蚀以将图象转移至衬底上，从而在衬底上确定特征。这个图形包含最小特征尺寸，也包含水平表面和垂直侧壁表面。
将间隔材料淀积在特征上，用来覆盖水平表面和垂直侧壁表面。淀积过程一直持续到使间隔材料具有一个预先确定的比最小特征尺寸小的厚度。
通过对间隔材料进行各向异性刻蚀以便有选择地从水平表面上除掉间隔材料，可以使在最小特征尺寸范围内的特征密度增加。这样一来，间隔材料就留在垂直侧壁上并形成一些亚光刻间隔，它们与垂直侧壁表面相接触并横向延伸到垂直侧壁表面的外面。亚光刻间隔的厚度小于最小特征尺寸。因此，在最小特征尺寸范围以内的特征密度大于2.0。这个密度包括图形和亚光刻间隔。
如果愿意的话，可以通过重复上述淀积和各向异性刻蚀步骤，在原先的亚光刻间隔上形成附加的亚光刻间隔，以进一步增加在最小特征尺寸范围内的特征密度。附加的亚光刻间隔的厚度也比最小特征尺寸小。
在图3a中，掩模层17是淀积在衬底11的表面12上。掩模层17可以是一个光抗蚀剂层材料等。掩模层17被图形化以形成一个具有最小特征尺寸λ的图象。此最小特征尺寸λ比用来将掩模层17图形化的光刻系统的最小分辨率大或者相等。举例来说，光刻系统可以是一个普通的光学光刻系统，且最小分辨率可以由该光学光刻系统所带光源的波长来确定，此光源被用来将一个图象投射到掩模层17上。
再回到图3a，掩模21上带有特征(23，25)，其尺寸也是最小特征尺寸λ，且大于或等于光刻系统的最小分辨率。掩模21被一个光源(未示)照射，此光线的一部分43被不透明的特征23所阻挡，而另一部分41则穿过透明特征25使掩模层17曝光。
在图3b中，曝露在光线41下的那部分掩模层17在掩模层经过刻蚀后仍然保留，而不曝露在光线下的那部分在掩模层17经刻蚀后被除掉。经过刻蚀之后，在掩模层17内出现图象(18，19)。该图象(18，19)也包含最小特征尺寸。例如，该图象(18，19)可以通过将掩模层17浸泡在一种溶剂内，并使原来被光线41曝光的那部分掩模层17溶解来形成。其结果是溶解部分形成图象18，而未被溶解部分形成图象19。
在图3c中，图象19将衬底11表面12的某一部分盖住，而图象18则与表面12重合。然后通过对衬底的刻蚀使图象(18，19)传至衬底11而形成特征(10，20)。该特征(10，20)包含最小特征尺寸λ。该特征20是一个沟槽，它具有一个垂直侧壁面16和一个水平面14；特征10则是一条线，它也具有垂直侧壁面16和一个水平面12。由于特征(10，20)包含最小特征尺寸λ，故重复的特征之间的最小周期是2λ。
因而，在图3d中，在一个距离λ内，特征密度等于1(即1.0)，也即一个特征10或一个特征20。另一方面，在周期2λ内，特征密度等于2(即2.0)，即有一个特征10和一个特征20。
在图4中，把一种间隔材料31淀积在水平面(12，14)和垂直侧壁表面16上。这种间隔材料31的淀积过程一直持续到使间隔材料31达到一个预先确定的厚度(tH，tV)，此厚度小于最小特征尺寸λ。就是说，间隔材料(31)在水平面(12，14)上的厚度tH小于λ(tH＜λ)，而在垂直侧壁面16上间隔材料的厚度小于λ(tV＜λ)。例如在具有最小特征尺寸λ的光学光刻过程中，水平和垂直侧壁厚度(tH，tV)通常在约0.1λ至0.5λ的范围。厚度(tH，tV)不一定要彼此相等(即tH≠tV)。
对于这所述的所有实施方案中，下面会说到的间隔材料(包括间隔材料31)和镶嵌材料可以进行共形淀积，使得水平和垂直侧壁厚度(tH，tV)基本上彼此相等(参见图4至7及图13至15)，即tH＝tV。此外，在以后为增加最小特征尺寸λ范围内的特征密度的淀积也可以是共形淀积。除此之外，间隔材料的淀积可以是非共形淀积(此时tH≠tV)和共形淀积(此时tH＝tV)的一种组合。
淀积间隔材料31的方法包括(但不限于)化学汽相淀积(CVD)，等离子体增强化学汽相淀积(PECVD)，溅射，镀覆，和原子层淀积(ALD)。
图5中，通过对间隔材料31进行各向异性刻蚀以有选择地从水平面(12，14)除掉间隔材料31，使在最小特征尺寸λ范围内的特征密度增加了；但是，在垂直侧壁面16上仍保留着间隔材料31，并形成一些亚光刻间隔33，它们与垂直侧壁面16相接触并由此向外延伸。这个亚光刻间隔33是亚光刻性的，因为它们的厚度tV小于最小特征尺寸(即tV＜λ)。
在各向异性刻蚀后，在最小特征尺寸λ范围内的特征密度为3，而两个亚光刻间隔33和一个特征24(就是说，图形24是处于两间隔33之间的空间，见图5中的标号S)。因而，在最小特征尺寸λ范围内的特征密度大于2.0。类似地，在周期2λ内的特征密度为4，即有两个亚光刻间隔33，一个特征24，和一个特征10(见图5中的标号D)。因此，在周期2λ范围内的特征密度大于3.0。
亚光刻间隔33具有垂直侧壁面22。在图形24内两个垂直侧壁面22之间的距离λS小于最小特征尺寸λ(λS＜λ)。另外，特征24内垂直侧壁表面22之间的距离λP小于最小特征尺寸λ(λP＜λ)。其结果(下面会说到)是，一个镶嵌间隔可以有选择地填充距离λS，同时也具有小于最小特征尺寸λ的亚光刻尺寸。
在图6中，可能希望通过如上面所述的重复淀积的各向异性刻蚀步骤来进一步增加最小特征尺寸λ范围内的特征密度。在原先已形成的亚光刻间隔33的水平面(12，14)和垂直侧壁面22上淀积一层间隔材料51并完全将特征24填满。淀积过程一直持续到间隔材料51达到一个预先确定的厚度(tH，tV)，此厚度小于最小特征尺寸λ。
图7中，通过各向异性刻蚀间隔材料51以有选择地从水平面(12，14)上除掉间隔材料51，进一步增加了最小特征尺寸λ范围内的特征密度；但是，在垂直侧壁面22上仍留着间隔材料51并形成一些亚光刻间隔53，它们与垂直侧壁面22相接触同时由此向外延伸。这些亚光刻间隔53是亚光刻的，因为它们的厚度tV小于最小特征尺寸λ(tV＜λ)。
在各向异性刻蚀后，最小特征尺寸λ范围内的特征密度为5，就是说，有四个亚光刻间隔(33，53)和一个特征26(见图7的标号S)。因此，在最小特征尺寸λ范围内的特征密度大于4.0。类似地，在周期2λ内的特征密度为6，即有四个亚光刻间隔(33，53)和一个特征26，和一个特征10(见图7中的标号D)。因此，在周期2λ范围内的特征密度大于5.0。
亚光刻间隔53具有几个垂直侧壁面44。在特征26内两垂直侧壁面44间的距离λS小于最小特征尺寸λ(λS＜λ)。此外，特征26内垂直侧壁44之间的距离λP小于最小特征尺寸λ(λP＜λ)。如下面将要谈到的那样，其结果是，一个镶嵌间隔可以有选择地填充距离λS，而且具有一个小于最小特征尺寸的亚光刻尺寸。
在完成各向异性刻蚀步骤后，可以沿一个平面(见图4和6中的虚线P)使衬底11平面化，以形成一个基本上平的表面。例如，可以采用化学机械平面化(CMP)等工艺来使衬底11平面化。
在图8和10中，在完成各向异性刻蚀步骤后，可将一种镶嵌材料(37，67)淀积在衬底11上。镶嵌材料(37，67)完全将水平面(12，14)和图形(10，20)覆盖，并填入衬底内的凹陷区域，例如在亚光刻间隔(33，53)的垂直侧壁表面(22，44)之间的空间所形成的那些凹陷区。
在图9和11中，衬底11经平面化(见虚线P)形成一个基本平的表面并造成一个镶嵌间隔(39，69)。可以采用CMP等方法使衬底11平面化。
此外，在图9和11中，镶嵌间隔(39，69)是形成于亚光刻间隔(33，53)的垂直侧壁面(22，44)之间。这些垂直侧壁表面(22，44)之间的距离λS小于最小特征尺寸λ。因而，镶嵌间隔(39，69)也是亚光刻性的，因为它们的厚度等于距离λS，也就是说也小于最小特征尺寸λ。
在图9中，最小特征尺寸λ范围内的特征密度大于2.0，因为有两个亚光刻间隔33，和一个镶嵌间隔39。
在图11中，最小特征尺寸λ范围内的特征密度大于4.0，因为有两个亚光刻间隔33，两个亚光刻间隔53，和一个镶嵌间隔69。
在图9中，在周期2λ内的特征密度大于3.0，因为有两个亚光刻间隔33，两个亚光刻间隔53，一个镶嵌间隔69，和特征10。
在如图12a所示的本发明的另一个实施装置中，特征层80被淀积在衬底71的表面82上。如上所述，利用一种光抗蚀剂和光学光刻工艺，可将一层光抗蚀剂淀积到特征层80上并经过曝光形成图象，通过刻蚀使图象转换就在特征层80上形成图形91。
在图12b中，特征层80被刻蚀后形成特征(81，85)，它们包含水平面(82，84)和垂直侧壁表面86。该特征(81，85)包含最小特征尺寸λ，它大于或等于用来使特征层80图案化的光刻系统的最小分辨率。
图13中，一种间隔材料87被淀积在特征(81，85)的水平面(82，84)和垂直侧壁面86上。淀积过程一直持续到间隔材料87具有一个小于最小特征尺寸λ的预定厚度(tH，tV)。
在图14中，通过对间隔材料87的各向异性刻蚀从水平面(82，84)有选择地除掉间隔材料87，而使最小尺寸范围内的特征密度有所增加；但是，在垂直侧壁表面86上仍留有间隔材料87并形成一些亚光刻间隔83，它们与垂直侧壁面86相接触。间隔83是亚光刻性的，因为它们的厚度tV小于最小特征尺寸λ(tV＜λ)。
在各向异性刻蚀后，最小特征尺寸λ范围内的特征密度为3，即两个亚光刻间隔和一个特征85。因而在最小特征尺寸λ范围内的特征密度大于2.0类似地，在周期2λ内的特征密度为4，即有两个亚光刻间隔83，一个特征85，和一个特征81。因此，在周期2λ内的特征密度大于3.0。
亚光刻间隔83具有垂直侧壁表面94。特征85中垂直侧壁表面94之间的距离λS小于最小特征尺寸λ(λS＜λ)。此外，特征85内垂直侧壁表面94之间的距离λP小于最小特征尺寸λ(λP＜λ)。结果如上所述，一种镶嵌材料(未示)可以有选择地填入距离λS内，并也将具有一个亚光刻尺寸(小于最小特征尺寸λ)。
需要的话，可以通过重复淀积和各向异性刻蚀步骤，进一步增加最小特征尺寸λ范围内的特征密度，如上面对图6和7所作的说明那样。举例来说，可在原先已形成的亚光刻间隔83的水平面(82，84)和垂直侧壁面94上淀积另一层间隔材料(未示)。这种淀积一直持续到间隔材料具有一个小于最小特征尺寸λ的预定厚度(tH，tV)。
在图15中，经过各向异性刻蚀步骤后，在原先已形成的亚光刻间隔83的垂直侧壁面94上形成了一些亚光刻间隔。该亚光刻间隔93是亚光刻性的，因为它们的厚度tV小于最小特征尺寸λ(tV＜λ)。
另外，在最小特征尺寸λ范围内的特征密度是5，即有四个亚光刻间隔(83，93)和一个特征92(见图15，其中92是处于间隔93之间的一个空间)。因此，在最小特征尺寸范围内的特征密度大于4.0。类似地，在图形2λ内的特征密度为6，即有四个亚光刻间隔(83，93)，一个特征92，和一个特征81。所以，在一个周期2λ内的特征密度大于5.0。
如上所述，可以淀积一种镶嵌材料(未示)并经平面化，以形成一个填充图形92的镶嵌间隔(未示)。如前所述，该镶嵌间隔增加了最小特征尺寸λ范围内和周期2λ范围内的特征密度。
用作镶嵌间隔(39，69)和亚光刻间隔(33，53，83，93)的材料包括(但不限于)金属，导电材料，半导体材料，硅(Si)，介电材料，和光学材料。硅可以是多晶硅(α-Si)。金属可以是(但不限于)铝(Al)，钨(W)，钽(Ta)，和铜(Cu)等材料。
用作衬底(11，71)和特征层(80)的材料可以是(但不限于)金属，导电材料，半导体材料，硅(Si)，介电材料，玻璃，和光学材料。硅可以是单晶硅(Si)或多晶硅(α-Si)。金属可以是(但不限于)铝(Al)，钨(W)，钽(Ta)，铜(Cu)等材料。
本发明的高密度亚光刻图形的一种用途是纳米压印模，其中将一个或几个特征(包括亚光刻间隔)经过有选择地刻蚀而除去沿其水平面的材料，以使特征和亚光刻间隔之中的高度产生变化。这些高度变化可以传给承载印刷层的衬底，该衬底通过将纳米印刷标记压入印刷层来承载。
本发明的高密度亚光刻图形的另一个用途包括一种光学元件。举例来说，光学元件可以是光栅，极化过滤器，或中性密度过滤器。衬底(11，71)、间隔、镶嵌间隔，和特征层80可以是具有足够大的带宽而成为光学透明的光学材料。
例如，衬底可用(但不限于)光学透明玻璃制成，间隔和镶嵌间隔可用(但不限于)下列材料来做：氧化镁(MgO)，氧化硅(SiO2)，氧化钽(Ta2O5)，氟化钙(CaF2)，和氟化镁(MgF2)。
间隔和镶嵌间隔材料的淀积可采用以下(但不限于)工艺完成：化学汽相淀积(CVD)，等离子体增强化学汽相淀积(PECVD)，溅射，镀覆，和原子层淀积(ALD)。
各向异性刻蚀步骤可通过下列(但不限于)技术完成：反应离子刻蚀，离子蚀刻，化学刻蚀，和等离子体刻蚀。
虽然上面对本发明的几种实施装置进行了说明和示例，但本发明不只限于这些具体的形式或装置。只有下面的权利要求书对本发明的范围作了限制。

Claims (20)

1.一种加工高密度亚光刻图形的方法，包括：
在衬底(11)上淀积一个掩模层(17)；
将掩模层(17)图形化以在其上形成图象(18，19)，图像具有一个最小特征尺寸λ，其值大于或等于用来图形化的光刻系统的最小分辨率；
对衬底(11)进行刻蚀以将图象(18，19)转换至衬底(11)上，从而在衬底上形成特征(10，20)，此特征具有最小特征尺寸λ、水平面(14)和两个垂直侧壁表面(16)；
将间隔材料(31)淀积在水平面和垂直侧壁表面(14，16)上，直至间隔材料(31)具有一个小于最小特征尺寸λ的预定厚度(tH，tV)；
通过对间隔材料(31)的各向异性刻蚀来从水平面(14)有选择地去掉间隔材料(31)，使得最小特征尺寸λ范围内的特征密度增加，从而在垂直侧壁面(16)上仍留着间隔材料(31)并形成一些亚光刻间隔(33)，亚光刻间隔(33)的厚度tV小于最小特征尺寸λ；以及
可以选择地，通过重复淀积和各向异性刻蚀步骤来在原先已形成的亚光刻间隔(33)上形成附加的亚光刻间隔(53)，亚光刻间隔(53)的厚度(TH，TV)小于最小特征尺寸λ，从而进一步增加最小特征尺寸λ范围内的特征密度。
2.如权利要求1所述的方法，其中亚光刻间隔(33，53)是由从金属，导电材料，半导体材料，硅和介电材料构成的组选择的材料制成的。
3.如权利要求1所述的方法，其中衬底(11)是由从金属，导电材料，半导体材料，硅，介电材料和玻璃构成的组选择的材料制成的。
4.如权利要求1所述的方法，其中最小特征尺寸λ范围内的特征密度大于2.0。
5.如权利要求1所述的方法，在是最小特征尺寸λ两倍的周期内的特征密度大于3.0。
6.如权利要求1所述的方法，还包括：
在完成各向异性刻蚀步骤后，淀积一种镶嵌材料(37，67)，它完全盖住特征(12，14)和亚光刻间隔(33，53)，并填入衬底(11)上的任何凹陷区域；
将衬底(11)平面化以形成一个基本上平的表面(P)以及形成一个镶嵌间隔(39，69)。
7.如权利要求6所述的方法，其中平面化步骤包括化学机械平面化。
8.如权利要求6所述的方法，其中镶嵌间隔(39，69)可由从金属，导电材料，半导体材料，硅，介电材料构成的组选择的材料制成。
9.如权利要求6所述的方法，其中在最小特征尺寸λ范围内的特征密度大于3.0。
10.如权利要求6所述的方法，其中在是最小特征尺寸λ两倍的周期内特征密度大于4.0。
11.如权利要求6所述的方法中，镶嵌间隔(39，69)的厚度小于最小特征尺寸λ。
12.一种加工高密度亚光刻图形的方法，包括：
将一个特征层(80)淀积于衬底(71)的表面(82)上；
将特征层(80)图形化然后进行蚀刻，以形成具有水平面(82，84)和几个垂直侧壁面(86)的特征(81，83)，且最小特征尺寸λ大于或等于用来图形化的光刻系统的最小分辨率；
将间隔材料(87)淀积于水平(82，84)和垂直(86)侧壁面上，直至间隔材料(87)的厚度达到一个小于最小特征尺寸λ的预定厚度(tH，tV)；
通过对间隔材料(81)的各向异性刻蚀来有选择地从水平面(82，84)除掉间隔材料(87)，使得间隔材料(87)留在垂直侧壁面(86)上以在其上形成一些亚光刻间隔(83)，从而增加在最小特征尺寸λ范围内的特征密度，这个亚光刻间隔(83)具有小于最小特征尺寸λ的厚度tV；
可以选择地，通过重复淀积和各向异性刻蚀步骤来在原先已形成的亚光刻间隔(83)上形成附加的亚光刻间隔(93)，从而进一步增加在最小特征尺寸λ范围内的特征密度，这些附加的亚光刻间隔(93)具有小于最小特征尺寸λ的厚度(tH，tV)。
13.如权利要求12所述的方法，其中亚光刻间隔(83，93)是由从金属，导电材料，半导体材料，硅和介电材料构成的组选择的材料制成的。
14.如权利要求12所述的方法，其中衬底(71)是由从金属，导电材料，半导体材料，硅，介电材料和玻璃构成的组选择的材料制成的。
15.如权利要求12所述的方法，其中在最小特征尺寸λ范围内的特征密度大于2.0。
16.如权利要求12所述的方法，其中在是最小特征尺寸λ的两倍的周期内的特征密度大于3.0
17.如权利要求12所述的方法，特征层(80)的材料是由从金属，导电材料，半导体材料，硅，介电材料和玻璃构成的组选择的材料制成的。
18.如权利要求12所述的方法，还包括：
在完成各向异性刻蚀步骤后，淀积镶嵌材料(37，67)，用它完全覆盖特征(92)、亚光刻间隔(83，93)和衬底(71)上任何凹陷的区域；
将镶嵌材料(37，67)、特征(92)和亚光刻间隔(83，93)平面化，以形成一个基本上平的表面(P)，并形成镶嵌间隔(39，69)。
19.如权利要求18所述的方法，其中平面化步骤包括化学机械平面化。
20.如权利要求18所述的方法中，镶嵌间隔(39，69)是由从金属，导电材料，半导体材料，硅和介电材料构成的组选择的材料制成的。
CN03128436A 2002-04-29 2003-04-29 在衬底上加工高密度亚光刻图形的方法 Pending CN1455440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/135900 2002-04-29
US10/135,900 US6713396B2 (en) 2002-04-29 2002-04-29 Method of fabricating high density sub-lithographic features on a substrate

Publications (1)

Publication Number Publication Date
CN1455440A true CN1455440A (zh) 2003-11-12

Family

ID=29215659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03128436A Pending CN1455440A (zh) 2002-04-29 2003-04-29 在衬底上加工高密度亚光刻图形的方法

Country Status (6)

Country Link
US (1) US6713396B2 (zh)
EP (1) EP1359613A3 (zh)
JP (1) JP4368605B2 (zh)
KR (1) KR100954349B1 (zh)
CN (1) CN1455440A (zh)
TW (1) TW200305784A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124089B (zh) * 2004-01-12 2011-02-09 加利福尼亚大学董事会 纳米级电子光刻
CN103193191A (zh) * 2012-01-06 2013-07-10 昆山光微电子有限公司 高响应灵敏度悬臂梁结构及其制作方法
CN108550522A (zh) * 2018-04-27 2018-09-18 上海集成电路研发中心有限公司 一种多次图形化的方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6916511B2 (en) * 2002-10-24 2005-07-12 Hewlett-Packard Development Company, L.P. Method of hardening a nano-imprinting stamp
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
DE102004032677B4 (de) * 2004-07-02 2008-07-10 Qimonda Ag Verfahren zum Herstellen einer Maske auf einem Substrat
US20060019497A1 (en) * 2004-07-22 2006-01-26 Zhizhang Chen Reduced feature-size memory devices and methods for fabricating the same
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US8195693B2 (en) 2004-12-16 2012-06-05 International Business Machines Corporation Automatic composition of services through semantic attribute matching
US7345370B2 (en) 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7563701B2 (en) * 2005-03-31 2009-07-21 Intel Corporation Self-aligned contacts for transistors
US20060253476A1 (en) * 2005-05-09 2006-11-09 Roth Mary A Technique for relationship discovery in schemas using semantic name indexing
US20060273066A1 (en) * 2005-06-01 2006-12-07 Hitachi Global Storage Technologies Method for manufacturing a magnetic sensor having an ultra-narrow track width
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
US7346887B2 (en) * 2005-11-09 2008-03-18 International Business Machines Corporation Method for fabricating integrated circuit features
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7396711B2 (en) * 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US7544594B2 (en) * 2006-06-28 2009-06-09 Intel Corporation Method of forming a transistor having gate protection and transistor formed according to the method
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP5933910B2 (ja) * 2006-08-15 2016-06-15 ポラリゼーション ソリューションズ エルエルシー 偏光子薄膜及びこの製作方法
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
JP5188192B2 (ja) * 2007-02-20 2013-04-24 キヤノン株式会社 モールド、モールドの製造方法、インプリント装置及びインプリント方法、インプリント方法を用いた構造体の製造方法
US7709390B2 (en) * 2007-05-31 2010-05-04 Micron Technology, Inc. Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US7927928B2 (en) * 2008-01-16 2011-04-19 Cadence Design Systems, Inc. Spacer double patterning for lithography operations
US20090231702A1 (en) * 2008-03-17 2009-09-17 Qihong Wu Optical films and methods of making the same
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
CN102245314B (zh) * 2008-11-11 2014-11-19 佛罗里达大学研究基金会有限公司 图案化表面的方法以及包含该表面的制品
FR2942738B1 (fr) * 2009-03-03 2016-04-15 Commissariat A L'energie Atomique Procede de fabrication d'un moule pour la lithographie par nano-impression
FR2942739B1 (fr) * 2009-03-03 2011-05-13 Commissariat Energie Atomique Procede de fabrication d'un moule pour la lithographie par nano-impression
JP2011002859A (ja) * 2010-10-04 2011-01-06 Hoya Corp 位相シフトマスクの製造方法及びテンプレートの製造方法
JP5618033B2 (ja) * 2012-10-17 2014-11-05 大日本印刷株式会社 パターン構造体の形成方法
US8836128B1 (en) 2013-03-15 2014-09-16 Microchip Technology Incorporated Forming fence conductors in an integrated circuit
JP6232731B2 (ja) * 2013-04-16 2017-11-22 大日本印刷株式会社 インプリントモールドの製造方法
US9632223B2 (en) * 2013-10-24 2017-04-25 Moxtek, Inc. Wire grid polarizer with side region
EP3203499B1 (en) * 2016-01-28 2018-10-17 IMEC vzw A method of patterning a target material layer
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH05289308A (ja) * 1992-04-14 1993-11-05 Fujitsu Ltd フォトマスクの製造方法
US5665622A (en) * 1995-03-15 1997-09-09 International Business Machines Corporation Folded trench and rie/deposition process for high-value capacitors
US5918134A (en) * 1996-06-19 1999-06-29 Advanced Micro Devices, Inc. Method of reducing transistor channel length with oxidation inhibiting spacers
US6225175B1 (en) * 1997-06-20 2001-05-01 Texas Instruments Incorporated Process for defining ultra-thin geometries
US6475916B1 (en) * 2000-01-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode with ultra-thin gate dielectric
US6335257B1 (en) * 2000-09-29 2002-01-01 Vanguard International Semiconductor Corporation Method of making pillar-type structure on semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124089B (zh) * 2004-01-12 2011-02-09 加利福尼亚大学董事会 纳米级电子光刻
CN103193191A (zh) * 2012-01-06 2013-07-10 昆山光微电子有限公司 高响应灵敏度悬臂梁结构及其制作方法
CN108550522A (zh) * 2018-04-27 2018-09-18 上海集成电路研发中心有限公司 一种多次图形化的方法
CN108550522B (zh) * 2018-04-27 2020-09-04 上海集成电路研发中心有限公司 一种多次图形化的方法

Also Published As

Publication number Publication date
KR100954349B1 (ko) 2010-04-21
US20030203636A1 (en) 2003-10-30
JP4368605B2 (ja) 2009-11-18
KR20030085490A (ko) 2003-11-05
EP1359613A2 (en) 2003-11-05
US6713396B2 (en) 2004-03-30
EP1359613A3 (en) 2005-01-19
JP2003324066A (ja) 2003-11-14
TW200305784A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
CN1455440A (zh) 在衬底上加工高密度亚光刻图形的方法
CN108369899B (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
KR101564474B1 (ko) 고밀도 패턴 형성 방법
US9911646B2 (en) Self-aligned double spacer patterning process
US20120282779A1 (en) Sidewall image transfer process employing a cap material layer for a metal nitride layer
CN1453638A (zh) 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法
US8637406B1 (en) Image transfer process employing a hard mask layer
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
CN1306590C (zh) 采用牺牲金属氧化物层形成双镶嵌金属互连的方法
CN106057651B (zh) 形成不同尺寸图案的方法
CN1254108A (zh) 制作自对准部件的方法
CN101044596A (zh) 使用间距倍增的集成电路制造方法
US20170301552A1 (en) Method for Patterning a Substrate Using a Layer with Multiple Materials
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
JP2003324066A5 (zh)
WO2013126135A1 (en) Dual hard mask lithography process
CN1791967A (zh) 使用压印平板印刷术形成有台阶的结构的方法
KR101848578B1 (ko) 원자층을 증착하지 않는 자가-정렬 더블 패터닝 방법
CN109075124B (zh) 使用具有多种材料的层对基底进行图案化的方法
CN1253311A (zh) 使用阴影心轴和偏轴曝光印制亚光刻图像
EP1796159B1 (en) Method for manufacturing a semiconductor device by using a dual damascene process
KR102256270B1 (ko) 함몰부를 포함하는 임프린트 리소그래피용 템플레이트 및 그러한 템플레이트를 이용하는 장치 및 방법
US11854806B2 (en) Method for pattern reduction using a staircase spacer
CN109983564B (zh) 亚分辨率衬底图案化的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication