CN1310336C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1310336C
CN1310336C CNB028008499A CN02800849A CN1310336C CN 1310336 C CN1310336 C CN 1310336C CN B028008499 A CNB028008499 A CN B028008499A CN 02800849 A CN02800849 A CN 02800849A CN 1310336 C CN1310336 C CN 1310336C
Authority
CN
China
Prior art keywords
mentioned
metal
layer
semiconductor device
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028008499A
Other languages
English (en)
Other versions
CN1460297A (zh
Inventor
森胁将
丹羽正昭
久保田正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1460297A publication Critical patent/CN1460297A/zh
Application granted granted Critical
Publication of CN1310336C publication Critical patent/CN1310336C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Abstract

本发明提供一种半导体器件以及其制造方法，包括：在硅衬底(100)上造成硅酸锆层(103)，同时在硅酸锆层(103)上造成锆氧化物层(102)，然后除去该锆氧化物层(102)，从而造成由硅酸锆层(103)所构成的栅极绝缘膜(104)。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种具有由高介电质构成的栅极绝缘膜的半导体器件及其制造方法。
背景技术
近年来，随着实现半导体器件的集成化和高速化的技术发展，MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的微细化也随之提高。追求栅极绝缘膜的薄膜化的结果，栅极漏电流由于隧道电流增大这一问题表面化了。为了解决该问题，正在研究：使用介电常数高于SiO2的high-k材料(以下，称之为高介电常数材料)，作为栅极绝缘膜的材料，具体来说，通过使用HfO2或ZrO2等绝缘性金属氧化物，实现具有与很薄的SiO2膜相等容量(即SiO2换算膜厚很小)的、并且物理膜厚很厚的(即漏电流很小)栅极绝缘膜的手段。
在最近的系统大规模集成电路中，一般来说，进行运算处理的内部电路、承担输出入的的周围电路、以及DRAM(Dynamic Random AccessMemory)等这些多功能电路都集成在一片晶片上。要求构成如此系统大规模集成电路的MOSFET，根据每个功能，即使漏电流很大也能实现高驱动力、或即使驱动力很低也能减小漏电流等。于是，按照MOSFET的功能改变作为MOSFET的栅极绝缘膜的SiO2膜厚的技术、即形成具有多种尺寸膜厚的栅极绝缘膜的多栅极绝缘膜技术被采用。
但是，使用高介电常数材料作为栅极绝缘膜的材料时，虽然能防止栅极漏电流的增大，却很难实现所要的SiO2换算膜厚。
还有，在多栅极绝缘膜技术下，也有栅极漏电流由于栅极绝缘膜的薄膜化增大的问题。
发明内容
本发明鉴于上述问题而发明出来的，其第一目的为：实现SiO2换算膜厚以及漏电流很小的栅极绝缘膜，其第二目的为：在多栅极绝缘膜技术下防止栅极漏电流的增大。
为了解决上述问题，本案发明人对即使作为栅极绝缘膜的材料使用高介电常数材料(具体说金属氧化物)也不能实现所要的SiO2换算膜厚的原因进行了研究，发现了以下的情况。
在硅衬底上形成作为栅极绝缘膜的金属氧化物层时，在硅衬底和金属氧化物层之间会形成由硅、氧以及金属氧化物层中所含的三种金属元素所构成的绝缘性化合物层(以下称之为金属硅酸盐层)。换言之，会形成由金属硅酸盐层和金属氧化物层的叠层结构所构成的栅极绝缘膜。此时，因为金属硅酸盐层的介电常数低于金属氧化物层的介电常数，所以作为整个栅极绝缘膜的有效介电常数变低。其结果，不能形成具有所要SiO2换算膜厚的栅极绝缘膜，从而不能实现所期待的具有高驱动力的MOSFET，即不能实现MOSFET的高性能化。
图6为剖面图，示出了作为构成栅极绝缘膜的高介电常数材料使用了锆氧化物(ZrO2)的现有半导体器件、具体来说现有的MOSFET的断面。
如图6所示，在硅衬底10上形成作为栅极绝缘膜的氧化锆层11。此时，硅衬底10和氧化锆层11之间会产生硅酸锆层12。因此，栅极电极13就形成在由氧化锆层11和硅酸锆层12的叠层结构所构成的栅极绝缘膜上。
本案发明人发现了：例如在使用反应性溅射法在硅衬底上形成作为高介电常数材料层的金属氧化物层时，通过控制从靶溅射到衬底表面上的粒子和在溅射时所产生的O2等离子体，能在硅衬底和金属氧化物之间形成厚度均2～3nm左右的、并且其介电常数高于SiO2膜的金属硅酸盐层。本案发明人又发现了：通过把该金属硅酸盐层作为栅极绝缘膜利用，即通过和金属氧化物层一起形成金属硅酸盐层后，在把金属氧化物层除去，能够达到第一目的，即，能够实现SiO2换算膜厚以及漏电流很小的栅极绝缘膜。补充一下，例如在代替反应性溅射法使用化学气相沉积法等形成金属硅酸盐层时，也能够形成如上所述的质量良好的金属硅酸盐层。
本案发明人又发现了：在除去金属氧化物层后金属硅酸盐层上形成其他金属氧化物层时，因为不需要考虑与衬底之间的所产生的反应而能按照设计形成其它金属氧化物层，所以把金属硅酸盐层和其他金属氧化物层间的重叠结构作为栅极绝缘膜利用也能够达到第一目的。
本案发明人还发现了：通过一起形成金属氧化物层和金属硅酸盐层之后除去金属氧化物层的一部分，能够实现作为薄栅极绝缘膜使用金属硅酸盐层的单层结构，且作为厚栅极绝缘膜使用金属硅酸盐层和金属氧化物层的叠层结构的多栅极绝缘膜技术。通过该技术，能够达到第二目的，即，在多栅极绝缘膜技术下能够抑制栅极漏电流。此时，作为薄栅极绝缘膜使用金属硅酸盐层和其他金属氧化物层的叠层结构亦可。
本发明是基于上述知识和见识而发明出来的，具体来说，为达到上述第一目的，本发明所涉及的第一半导体器件的制造方去，包括：工序(a)，在硅衬底上形成至少一金属的金属硅酸盐层，同时在金属硅酸盐层上形成包括一金属的金属氧化物层；工序(b)，除去金属氧化物层，形成由金属硅酸盐层所构成的栅极绝缘膜；工序(c)，在栅极绝缘膜上形成栅极电极。
依照第一半导体器件的制造方法，在硅衬底上依次形成包括一金属的金属硅酸盐层以及金属氧化物层之后，除去金属氧化物层形成由金属硅酸盐层构成的栅极绝缘膜。此时，通过例如使用反应性溅射法或化学气相沉积法，能够形成厚度均等且其介电常数高于SiO2的金属硅酸盐层，同时通过控制例如溅射条件或沉积条件等，容易控制金属硅酸盐层厚度。于是，因为能够实现SiO2换算膜厚及漏电流都很小的栅极绝缘膜，所以能够实现具有所要驱动力的低耗电量的MOSFET。
为了达到上述第一目的，本发明所涉及的第二半导体器件的制造方法包括：工序(a)，在硅衬底上形成包括至少一金属的金属硅酸盐层，同时在金属硅酸盐层上形成包括一金属的金属氧化物层；工序(b)，除去金属氧化物层，然后在衬底上形成包括与一金属不同的其他金属的其他金属氧化物层，形成由金属硅酸盐层和其他金属氧化物层所构成的栅极绝缘膜；工序(c)，在栅极绝缘膜上形成栅极电极。
依照第二半导体器件的制造方法，在硅衬底上依次形成包括一金属的金属硅酸盐层以及金属氧化物层，除去金属氧化物层之后，形成包括与一金属不同的其他金属的其他金属氧化物层，从而形成由金属硅酸盐层以及其他金属氧化物层所构成的栅极绝缘膜。此时，通过例如使用反应性溅射法或化学气相沉积法，能够形成厚度均等且其介电常数高于SiO2的金属硅酸盐层，同时例如通过溅射条件或沉积条件等的控制，容易控制金属硅酸盐层厚度。还有，因为在金属硅酸盐层上再形成其他金属氧化物层，所以不用考虑与衬底之间所产生的反应，能按设计形成其他金属氧化物层。于是，因为由金属硅酸盐层和其他金属氧化物层的叠层结构，能够实现SiO2换算膜厚以及漏电流都很小的栅极绝缘膜，所以能够实现具有所要驱动力的低耗电量的MOSFET。
还有，依照第二半导体器件的制造方法，因为很简单地能够形成具有所需厚度的金属硅酸盐层和其他金属氧化物层的叠层结构，所以很容易设计满足MOSFET功能要求的栅极绝缘膜、例如设计以实现高驱动力化和低功耗量的两个方面为目标的栅极绝缘膜等。
补充一下，在第二半导体器件的制造方法下，最好是选择一金属，以便金属硅酸盐层在衬底界面上保持热稳定，并且，不让该金属硅酸盐层向硅结晶施加很大的应变而造成迁移率恶化。还有，最好是选择其他金属，以便包括其他金属的其他金属氧化物层的介电常数高于包括一金属的金属氧化物层的介电常数。
为了达到上述第二目的，本发明所涉及的第三半导体器件的制造方法包括：工序(a)，在硅衬底上的第一元件形成区域和第二元件形成区域上分别形成包括至少一金属的金属硅酸盐层的同时，在金属硅酸盐层上形成包括一金属的金属氧化物层；工序(b)，通过除去金属氧化物层中的第一元件形成区域上的那一部分，在第一元件形成区域上形成由金属硅酸盐层构成的第一栅极绝缘膜，同时在第二元件形成区域上形成由金属硅酸盐层以及金属氧化物层所构成的第二栅极绝缘膜，工序(c)，在第一栅极绝缘膜上形成第一栅极电极，同时在第二栅极绝缘膜上形成第二栅极电极。
依照第三半导体器件的制造方法，在硅衬底上依次形成包括一金属的金属硅酸盐层以及金属氧化物层之后，除去金属氧化物层的一部分，形成由金属硅酸盐层所构成的第一栅极绝缘膜，和由金属硅酸盐层以及金属氧化物层所构成的第二栅极绝缘膜。也就是说，第三半导体器件的制造方法为，作为薄栅极绝缘膜使用硅酸锆层的单层结构，且作为厚栅极绝缘膜使用硅酸锆层以及硅酸锆层的叠层结构的多栅极绝缘膜技术。在第三半导体器件的制造方法中，通过例如使用反应性溅射法或化学气相沉积法，能够形成厚度均等且其介电常数高于SiO2的金属硅酸盐层，同时例如通过溅射条件或沉积条件等的控制，容易控制金属硅酸盐层厚度。因为在薄栅极绝缘膜(第一栅极绝缘膜)中能够实现SiO2换算膜厚以及漏电流都很小的栅极绝缘膜，在多栅极绝缘膜技术下能够防止栅极漏电流的增大，所以能形成低耗电量的系统大规模集成电路。还有，因为第一栅极绝缘膜能够实现优先提高驱动力的MOSFET，同时第二栅极绝缘膜实现优先减少耗电量的MOSFET，所以能够实现高驱动力化和低功耗量这两个方面的系统大规模集成电路。
为了达到上述第2目的，本发明所涉及的第四半导体器件的制造方法，包括：在硅衬底上的第一元件形成区域以及第二元件形成区域上分别形成包括至少一金属的金属硅酸盐层，同时在金属硅酸盐层上形成包括一金属的金属氧化物层；工序(b)，除去金属氧化物层中的在第一元件形成区域上的那一部分后，在第一元件形成区域和第二元件形成区域上分别形成由包括与一金属不同的其他的其他金属氧化物层，从而在第一元件形成区域上形成金属硅酸盐层以及其它金属氧化物层所构成的第一栅极绝缘膜，同时在第二元件形成区域上形成由金属硅酸盐层、金属氧化物层以及其他金属氧化物层所构成的第二栅极绝缘膜；工序(c)，在第一栅极绝缘膜上形成第一栅极电极的同时，在第二栅极绝缘膜上形成第二栅极电极。
依照第四半导体器件的制造方法，在硅衬底上依次形成包括一金属的金属硅酸盐层以及金属氧化物层，除去金属氧化物层的一部分后形成包括与一金属不同的其他金属的其他金属氧化物层，从而形成由金属硅酸盐层以及其他金属氧化物层所构成的第一栅极绝缘膜，和由金属硅酸盐层、金属氧化物层以及其他金属氧化物层所构成的第二栅极绝缘膜。也就是说，第四半导体装置的制造方法的技术为：作为薄栅极绝缘膜使用金属硅酸盐层以及其他金属氧化物层的叠层结构，且作为厚栅极绝缘膜使用金属硅酸盐层、金属氧化物层以及其他金属氧化物层的叠层结构的多栅极绝缘膜技术。依照第四半导体器件的制造方法，通过例如使用反应性溅射法或化学气相沉积法，能够形成厚度均等且其介电常数高于SiO2的金属硅酸盐层，同时例如通过溅射条件或沉积条件等的控制，容易控制金属硅酸盐层厚度。还有，在第四半导体装置的制造方法中，因为在金属硅酸盐层上或金属氧化物层上再形成其他金属氧化物层，所以不用考虑与衬底间所产生的反应能按设计形成其他金属氧化物层。因为由金属硅酸盐层和其他金属氧化物层的叠层结构，在薄栅极绝缘膜(第一栅极绝缘膜)上能够实现很小的SiO2换算膜厚以及很小的漏电流，所以在多栅极绝缘膜技术下能够防止栅极漏电极的增大，能够实现耗电量很低的系统大规模集成电路。因为由第一栅极绝缘膜能够实现优先了提高驱动力的MOSFET的同时，由第二栅极绝缘膜能够实现优先了减少功耗量的MOSFET，所以能够实现高驱动力化和低功耗量这两方面的系统大规模集成电路。
依照第四半导体器件的制造方法，因为很简单地能够形成所要厚度的金属硅酸盐层和其他金属氧化物层的叠层结构，或金属硅酸盐层、金属氧化物层以及其他金属氧化物层的叠层结构，所以很容易设计满足MOSFET功能要求的栅极绝缘膜、例如设计以实现高驱动力化和低功耗量的两方面都为目标的栅极绝缘膜等。
还有，在第四半导体器件的制造方法中，最好是选择一金属，以便在衬底界面上金属硅酸盐层保持热很稳定，且，不让金属硅酸盐层向硅结晶施加很大的应变而造成迁移率恶化。还有，最好是选择其他金属，以便包括其他金属的其他金属氧化层的介电常数高于包括一金属的金属氧化物层的介电常数。
在从第一到第四半导体器件的制造方法中，最好是工序(a)包括；通过使用包括至少一金属的靶的反应性溅射法，形成金属硅酸盐层以及金属氧化物层的工序(d)。
这样做，确实能够形成厚度均等的、并且其介电常数大于SiO2的金属硅酸盐层，同时通过控制溅射条件，能容易且确实地调节金属硅酸盐层。
在从第一到第四半导体器件的制造方法中，最好是工序(a)包括；通过使用包括至少一金属的源气体的化学气相沉积法，形成金属硅酸盐层以及金属氧化物层的工序(e)。
这样做，确实能够形成厚度均等的、并且其介电常数大于SiO2的金属硅酸盐层，同时通过控制沉积条件，能容易且确实地调节金属硅酸盐层。
此时，最好是工序(e)包括；使用通过脉冲状地提供源气体一个分子层地沉积金属氧化物层等的工序。
这样做，能够谋求提高对金属硅酸盐层的厚度的控制性和均等性。
在第一到第四半导体器件的制造方法中，最好是一金属层包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属或该金属族中的两种以上的金属的合金。
这样做，该金属硅酸盐层的介电常数确实高于SiO2的介电常数。还有，更好的是在第一或第三半导体装置的制造方法中，一金属为Zr，更好的是在第二或第四半导体器件的制造方法中，一金属为Zr、其他金属为Hf。
为了达到上述第一目的，本发明所涉及的第一半导体器件包括；具有由依次叠层包括一金属的金属硅酸盐层、以及包括与一金属不同的其他金属的金属氧化物层所构成的栅极绝缘膜的MOSFET。
也就是说，第一半导体器件为，依照本发明的第二半导体器件的制造方法所制造的半导体器件，因为第一半导体器件能实现SiO2换算膜厚和漏电流都很小的栅极绝缘膜，所以能实现具有所需驱动力的功耗量很低的MOSFET。另外，容易设计满足MOSFET功能要求的栅极绝缘膜。
为了达到第二目的，本发明所涉及的第二半导体器件，包括：由包括一金属的金属硅酸盐层所构成的第一栅极绝缘膜的第一MOSFET，和具有由金属硅酸盐层、以及包括一金属的金属氧化物层依次叠层所构成的第二栅极的第二MOSFET。
也就是说，第二半导体器件为，由本发明所涉及的第三半导体器件的制造方法所形成的半导体器件，依照第二半导体器件，因为能够防止多栅极绝缘膜技术中的栅极漏电流的增大，所以能够形成耗电量很低的系统大规模集成电路。在具有第一栅极绝缘膜的第一MOSFET中，因为能够优先提高驱动力，同时在具有第二栅极绝缘膜的第二MOSFET中，能够优先减少耗电量，所以能够得到实现高驱动力和低耗电量这两方面的系统大规模集成电路。
为了达到第二目的，本发明所涉及的第三半导体器件，包括：由包括一金属的金属硅酸盐层、以及包括与一金属不同的其他金属的金属氧化层依次叠层所构成的第一栅极绝缘膜的第一MOSFET，和具有由金属硅酸盐层、包括一金属的金属氧化物层、以及包括其他金属的金属氧化物层依次叠层所构成的第二栅极的第二MOSFET。
也就是说，第三半导体器件为，根据本发明所涉及的第四半导体器件的制造方法所形成的半导体器件，依照第三半导体器件，因为由多栅极绝缘膜技术能够防止栅极漏电流的增大，所以能够形成耗电量很低的系统大规模集成电路。还有，因为由具有第一栅极绝缘膜的第一MOSFET能够优先提高驱动力，同时由具有第二栅极绝缘膜的第二MOSFET能够优先减少耗电量，所以能够得到实现高驱动力和低耗电量这两方面的系统大规模集成电路。还有，适应MOSFET所要功能的栅极绝缘膜的设计就变容易了。
在第一～第三半导体器件中，最好是一金属为由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种、或由该金属族中的二种以上所构成的金属合金。
这样做，该金属硅酸盐层的介电常数确实高于SiO2的介电常数。
在第二或第三半导体器件中，最好是在内部电路内使用第一MOSFET，在周围电路内使用第二MOSFT。
这样做，能够实现备有其驱动力很高且耗电量很低的内部电路，和耗电量很低的周围电路的系统大规模集成电路。
在第二或第三半导体器件中，最好是在逻辑部内使用第一MOSFET，在DRAM部内使用第二MOSFET。
这样做，能够实现备有驱动力很高且耗电量很低的逻辑部，和耗电量很低的DRAM部的系统大规模集成电路。
附图说明
图1(a)～图1(c)为剖视图，示出了本发明第1实施例所涉及的半导体器件的制造方法的每个工序。
图2是本发明的第1实施例所涉及的半导体器件的制造方法中，氧化锆层的沉积时间和硅酸锆层的沉积厚度的关系的图。
图3(a)及图3(b)为剖视图，示出了本发明的第2实施例所涉及的半导体器件的制造方法的每个工序。
图4(a)～图4(e)为剖面图，示出了本发明第3实施例所涉及的半导体器件的制造方法的每个工序。
图5(a)及图5(b)为本发明的第四实施例所涉及的半导体器件的制造方法的每个工序。
图6为现有的半导体器件的剖面图。
最佳实施方式
(第1实施例)
以下，对于本发明的第1实施例所涉及的半导体器件以及其制造方法，以n型MOSFET为例，参照附图进行说明。
图1(a)～图1(c)为剖面图，示出了第1实施例所涉及的半导体器件的制造方法的每个工序。
第1实施例所涉及的半导体器件的制造方法，其特征为：在硅衬底上形成金属硅酸盐层的同时在金属硅酸盐层上形成金属氧化物层，然后除去金属氧化物层，从而形成由金属硅酸盐层而成的栅极绝缘膜。在第1实施例中，形成金属硅酸盐层以及金属氧化物层例如使用反应性溅射法。
具体来讲，首先，如图1(a)所示，例如用周知的方法在p型硅衬底100上形成元件隔离部101。之后，例如在Ar和O2的混合气体中，例如对由锆(Zr)构成的金属靶进行反应性溅射，从而在硅衬底100上沉积作为高锆介电常数材料层的、例如厚度5nm左右的氧化锆层(ZrO2层)102。此时，在硅衬底100和氧化锆层102的界面上，形成由锆、硅以及氧这3个元素化合物(具体来说ZrSixOy(x、y＞0))构成的硅酸锆层103。
在此，详细说明硅酸锆层103的形成过程。首先，在溅射时的放电所产生的O2等离子体氧化硅衬底100的表面上的同时，氧化金属靶的表面上。此后，在金属靶的表面上所形成的锆氧化物被溅射，而进入到在硅衬底100的表面上所形成的硅氧化物层中，同时锆氧化物和硅氧化物混合在一起，结果形成了硅酸锆103。
本案发明人发现了；如此所形成的硅酸锆层103的介电常数约为SiO2的2倍。这意味着，例如在形成具有厚度约为1.5nm的极薄的SiO2换算膜厚的硅酸锆层时的物理厚度可以较厚，约为3nm。
本案发明人还发现了；如图2所示，硅酸锆层103的沉积厚度随氧化锆层102的沉积时间的加长，成正比地增大。图2所示的结果为，在一定溅射条件(反应室内压力：0.4kPa，耗电量：200W，Ar/O2流量比(在标准状态下的每1分钟的流量比)：10/10cc)下所得到的。即，通过改变溅射条件，能够改变氧化锆层102的沉积厚度和硅酸锆层103的沉积厚度之间的关系，能够任意地设定氧化锆层102和硅酸锆层103的沉积结构中的厚度构成就更不用说了。补充一下，作为参考，图2中示出了氧化锆层102的沉积时间和氧化锆层102的沉积厚度的关系。
下面，如图1(b)所示，例如使用稀氟酸溶液除去氧化锆层102。此时，因为硅酸锆层103的蚀刻比率小于氧化锆层102的蚀刻比率，只能使硅酸锆层103留下来。由此，能够形成由硅酸锆层103构成的栅极绝缘膜104(参照图1(c))。
其次，如图1(c)所示，在栅极绝缘膜104上形成栅电极105。此后，在栅电极105的两侧面上形成侧壁绝缘膜106，同时在硅衬底100中的栅电极105的两侧面形成作为源极区域以及漏极区域的杂质扩散层107。此后，在包括栅电极105等的上面的硅衬底100上，形成层间绝缘膜108，然后在层间绝缘膜108上形成配线109。补充一下，配线109具有设在层间绝缘膜108上的插塞，以便与连接扩散层107连接起来。
如上所述，依照第1实施例，在硅衬底100上形成硅酸锆层103，同时在硅酸锆层103上形成氧化锆层102，除去氧化锆层102之后形成由硅酸锆层103所构成的栅极绝缘膜104。此时，通过使用由锆所构成的靶的反应性溅射法，确实能够形成厚度均等的、并且其介电常数大于SiO2的硅酸锆层103，同时通过控制溅射条件，能容易且确实地调节硅酸锆层103的厚度。从而能实现SiO2换算膜厚和漏电流很小的栅极绝缘膜104，所以能实现具有所需驱动力的功耗量很低的MOSFET。
补充一下，在第1实施例中作为金属靶的材料使用了锆，但可使用具有由反应性溅射所得到的其他具有高介电常数(介电常数高于SiO2)的化合物(氧化物)的材料，例如Hf、Ti、Ta、Al、Pr、Nd或La等金属或这些金属的合金来代替锆。此时，金属靶包括氧或微量的Si亦可。
(第1实施例的变形例)
下面，以n型MOSFET为例对本发明第1实施例的变形例所涉及的半导体器件的制造方法进行说明。
第1实施例的变形例与第1实施例不同的地方为：在图1(a)所示的工序中，代替使用反应性溅射法，使用化学气相沉积法形成硅酸锆层103和氧化锆层102。
具体来说，元件隔离101形成之后，首先，作为化学气相沉积工序的初期过程，在高温水蒸气的环境下在硅衬底100的表面上形成1nm左右的氧化膜(硅氧化物层)。然后，通过以H2O和ZrCl4的混合气体作为源气体使用的化学气相沉积法，形成硅衬底100上形成氧化锆层102。此时，包括锆的源气体和硅氧化物层之间产生反应，在硅衬底100和氧化锆层102的界面上，形成由锆、硅以及氧这三个元素化合物所构成的硅酸锆层103。如此所形成的硅酸锆层103，它的特征和在使用反应性溅射法时(第1实施例)相同。通过改变沉积条件、例如改变源气体中的每个气体成分的流量比率、或沉积温度或沉积时间等，任意地能设定叠层结构下的每层氧化锆层102和硅酸锆层103的厚度。
如上所述，依照第1实施例的变形例，能够得到与第1实施例相同的效果。
更详细地说，依照第1实施例的变形例，在硅衬底100上形成硅酸锆层103，同时在硅酸锆层103上形成氧化锆层102，然后除去氧化锆层102形成由硅酸锆层103所构成的栅极绝缘膜104。此时，通过使用包括锆的源气体的化学气相沉积法，确实能够形成厚度均等的、其介电常数大于SiO2的硅酸锆层103的同时，通过控制溅射条件，能容易且确实地调节硅酸锆层103的厚度。从而能够实现SiO2换算膜厚和漏电流都很小的栅极绝缘膜104，所以能实现具有所需驱动力的功耗量很低的MOSFET。
补充一下，在第1实施例的变形例中使用了包括锆(Zr)的源气体，不仅如此，也可以使用包括由化学气相沉积法所得到的其他具有高介电常数的化合物(氧化物)的材料(例如Hf、Ti、Ta、Al、Pr、Nd或La等金属或这些金属的合金)的气体。
另外，在第1实施例的变形例中，作为化学气相沉积法，既可以使用一般的热CVD法等，又可以使用通过脉冲状地(断断续续地)提供源气体而一个分子层地沉积氧化锆层等的金属氧化物层等的ALD(Atomic layerDeposition)法(参照Dae-Gyu Park等、2000Symposium on VLSITechnology Digest of Technical papers p46-47、或Dae-Gyu Park等、2000 American Institute of Physics p2207-2209等)。使用ALD法，能够谋求在硅酸锆层等的金属硅酸盐层的厚度的控制性以及均等性的提高。
另外，在第1实施例以及其变形例中，作为形成金属硅酸盐层及金属氧化物层的方法使用了反应性溅射法或化学气相沉积法，由此，不仅如此还可以使用其他能够形成如上述硅酸锆层103那样品质良好的金属硅酸盐层的成膜方法，就更不用说了。
(第2实施例)
下面，以n型MOSFET为例对本发明第2实施例的变形例所涉及的半导体器件的制造方法进行说明。
图3(a)(b)为剖面图，示出了第2实施例所涉及的半导体器件的制造方法。
第2实施例所涉及的半导体器件的制造方法，其特征为：在硅衬底上形成金属硅酸盐层的同时在金属硅酸盐层上形成金属氧化物层，除去其金属氧化物层之后形成其他金属氧化物层，从而形成由金属硅酸盐层以及其他金属氧化物层所构成的栅极绝缘膜。补充一下，在第2实施例中，直到图1(b)所示的工序与第1实施例或其变形例相同的工序进行。
也就是说，首先，如图1(a)及图1(b)所示，例如使用反应性溅射法或化学气相沉积法等，在硅衬底100上形成硅酸锆层103，同时在硅酸锆103上形成氧化锆层102，之后，除去氧化锆层102，只剩下硅酸锆层103。
其次，如图3(a)所示，例如使用反应性溅射，在硅酸锆层103上形成作为高介电常数材料层的厚度约为5nm的氧化铪层(HfO2层)110。通过如此，能够形成硅酸锆层103和氧化铪层110的叠层结构的栅极绝缘膜104(参照图3(b))。此时，因为氧化铪层110的介电常数高于氧化锆层102的介电常数，所以在厚度相同的情况下，硅酸锆层103和氧化铪层110的叠层结构中的SiO2换算膜厚，比在硅酸锆103和氧化锆层102的叠层结构中的小。
再次，如图3(b)所示，在栅极绝缘膜104上形成栅电极105。此后，在栅电极105的两侧面上形成侧壁绝缘膜106，同时在硅衬底100中的栅电极105的两侧面形成作为源极区域以及漏极区域的杂质扩散层107。此后，在包括栅电极105等的上面的硅衬底100上，形成层间绝缘膜108，然后在层间绝缘膜108上形成配线109。补充一下，配线109具有设在层间绝缘膜108上所形成的插塞，以便与扩散层107连接起来。
如上所述，依照第2实施例，在硅衬底100上形成硅酸锆层103，同时在硅酸锆层103上形成氧化锆层102，除去氧化锆层102之后形成氧化铪层110，从而形成由硅酸锆层103以及氧化铪层110所构成的栅极绝缘膜104。此时，通过使用反应性溅射法或化学气相沉积法等，能够形成厚度均等、并且其介电常数大于SiO2的硅酸锆层103，同时例如通过控制溅射条件或沉积沉积条件等容易调节硅酸锆层103的厚度。另外，因为在硅酸锆层103上还形成氧化铪层110，所以不用考虑与硅衬底100的反应，按设计能形成氧化铪层110。硅酸锆层103和氧化铪层110的叠层结构能实现SiO2换算膜厚以及漏电流都很小的栅极绝缘膜104，由此能实现具有所需驱动力的功耗量很低的MOSFET。
另外，依照第2实施例，因为很简单地能够形成具有所需厚度结构的硅酸锆层103和氧化铪层110叠层结构，所以很容易设计满足MOSFET功能要求的栅极绝缘膜104、例如设计以实现高驱动力化和低功耗量的两个方面为目标的栅极绝缘膜等。
补充一下，在第2实施例中，最好是通过使用由锆所构成的靶的反应性溅射法、或通过使用包括锆的源气体的化学气相沉积法，形成硅酸锆层103和氧化锆层102。这样做，就确实能够形成厚度均等的、且其介电常数大于SiO2的硅酸锆层103，同时通过控制溅射条件，能容易且确实地调节氧化锆层102的厚度。在此，作为化学气相沉积法，使用一般的热CVD法或ALD法等亦可。使用ALD法，能够谋求提高硅酸锆层103的厚度的控制性和均等性。另外，代替反应性溅射法或化学气相沉积法，可以使用能够形成质量良好的硅酸锆层103的其他成膜方法就更不用说了。
在第2实施例中，作为栅极绝缘膜104的下层的金属硅酸盐层使用了硅酸锆层103，不仅如此，最好是该金属硅酸盐层包括Zr、Hf、Ti、Al、Pr、Nd或La等金属或这些金属的合金。这样做，该金属硅酸盐层的介电常数确实高于SiO2的介电常数。
在第2实施例中，作为栅极绝缘膜104的上面层的其他金属氧化物层使用了氧化铪层110，不仅如此，其他金属氧化物层包括Zr、Hf、Ti、Al、Pr、Nd或La等金属或这些金属的合金是最好的。但，最好是作为栅极绝缘膜104的下层的金属硅酸盐层所含的一金属，不同于其他金属氧化物层所含的其他金属。
在第2实施例中，最好是这样选择作为栅极绝缘膜104的下层的金属硅酸盐层所含的一金属：即该金属硅酸盐层在衬底界面上保持热稳定，且，不让该金属硅酸盐层向硅结晶施加很大的应变而造成迁移率恶化。还有，最好是作为栅极绝缘膜104的上层的其他金属氧化物层所含的其他金属，选择得该其他金属氧化物层的介电常数高于包括与金属硅酸盐层相同的一金属的金属氧化物层。
(第3实施例)
下面，以n型MOSFET为例对本发明第3实施例所涉及的半导体器件的制造方法进行说明。
图4(a)～图4(e)为剖面图，示出了第3实施例所涉及的半导体器件的制造方法的每个工序。
第3实施例所涉及的半导体器件，其特征为：在硅衬底上形成金属硅酸盐层，同时在金属硅酸盐层上形成金属氧化物层，然后除去金属氧化物层的一部分，从而形成由金属硅酸盐层的第一栅极绝缘膜，和金属硅酸盐层以及金属氧化膜层所构成的第二栅极绝缘膜。在第3实施例中，形成金属硅酸盐层以及金属氧化物层例如使用反应性溅射法。
具体来说，首先，如图4(a)所示，例如以周知方法在p型硅衬底200上形成元件隔离201，从而规定第一器件形成区域RA以及第二器件形成区域RB。此后，例如在Ar气体和O2气体的混合气体中，例如通过对由锆(Zr)所构成的金属靶进行反应性溅射，在第一器件形成区域RA以及第二器件形成区域RB上分别沉积作为高介电常数材料层的、厚度例如5nm左右的氧化锆层(ZrO2层)202。此时，在硅衬底200和氧化锆层202的界面上，形成由锆、硅以及氧这三个元素化合物(具体来说ZrSixOy(x、y＞0))构成的硅酸锆层203。另外，硅酸锆层203的具体形成过程以及其特征与第1实施例中的硅酸锆层103相同。
其次，如图4(b)所示，形成抗蚀图案250，以便使它覆盖氧化锆层202中的第二器件形成区域RB上。此后，如图4(c)所示，以蚀刻图案250为掩膜，例如用稀有氟酸溶液除去氧化锆层202中的第一器件形成区域RA上的部分。此时，因为硅酸锆层203的蚀刻比率小于氧化锆层202的蚀刻比率，所以，只能在第一器件形成区域RA上留下硅酸锆层203。如此能在第一器件形成区域RA上形成由硅酸锆层203所构成的第一栅极绝缘膜204A(参照图4(e))，同时能在第二器件形成区域RB上形成由硅酸锆层203和氧化锆层202所构成的第二栅极绝缘膜204B(参照图4(e))。
再次，如图4(d)所示，除去蚀刻图案250之后，如图4(e)所示，在第一栅极绝缘膜204A上形成第一栅电极205A，同时在第二栅极绝缘膜204B上形成第二栅电极205B。此后，在第一栅电极205A的两侧面上形成第一侧壁绝缘膜206A，同时在第二栅电极205B的两侧面上形成第二侧壁绝缘膜206B。在硅衬底200中的第一栅电极205A的两侧面形成作为源极区域以及漏极区域的第一杂质扩散层207A，同时在硅衬底200中的第二栅电极205B的两侧面形成作为源极区域以及漏极区域的第二杂质扩散层207B。然后，在包括第一栅电极205A以及第二栅电极205B等上边面的硅衬底200的上面形成层间绝缘膜208。然后，在层间绝缘膜208上形成第一配线209A以及第二配线209B。补充一下，第一配线209A具有设在层间绝缘膜208上的插塞，以便与杂质扩散层207A连接起来，第二配线209B具有设在层间绝缘膜208上的插塞，以便杂质扩散层207B连接起来。
如上所述，依照第3实施例中，在硅衬底200上形成硅酸锆层203的同时，在硅酸锆层203上形成氧化锆层202，然后，除去氧化锆层202的一部分，形成由硅酸锆层203所构成的第一栅极绝缘膜204A，和由硅酸锆层203以及氧化锆层202所构成的第二栅极绝缘膜204B。也就是说，第3实施例的技术为，作为薄栅极绝缘膜使用了硅酸锆层203的单层结构，且作为厚栅极绝缘膜使用了硅酸锆层203以及氧化锆层202的叠层结构的多栅极绝缘膜技术。在第3实施例中，通过使用由锆所构成的靶的反应性溅射法，确实能够形成厚度均等的、并且其介电常数大于SiO2的硅酸锆层203，同时通过控制溅射条件，能容易且确实地调节硅酸锆层203。于是在很薄的栅极绝缘膜(第一栅极绝缘膜204A)下，能够实现很小的SiO2换算膜厚和很小的漏电流，在多栅极绝缘膜技术中能够防止栅极漏电流的增大，就能形成功耗量很低的系统大规模集成电路。因为能够实现由第一栅极绝缘膜204A优先了提高驱动力的MOSFET，同时能够实现由第二栅极绝缘膜204B优先了提高驱动力的MOSFET，所以能够实现高驱动力化和第功耗量这两方面的系统大规模集成电路。
补充一下，在第3实施例中作为金属靶的材料使用了锆(Zr)，但可使用具有由反应性溅射所得到的其他具有高介电常数(介电常数高于SiO2)的化合物(氧化物)的材料，例如Hf、Ti、Ta、Al、Pr、Nd或La等金属或这些金属的合金来代替锆。此时，金属靶包括氧或微量的硅亦可。
在第3实施例中，最好是以具有第一栅极绝缘膜204A的MOSFET作为内部电路使用，同时以具有第二栅极绝缘膜204B的MOSFET作为周围电路使用。这样做能实现具有驱动力很高、且功耗量很低的内部电路，和功耗量很低的周围电路的系统大规模集成电路。
在第3实施例中，最好以具有第一栅极绝缘膜204A的MOSFET作为逻辑部使用，同时以具有第二栅极绝缘膜204B的MOSFET作为DRAM部使用。这样做能实现具有驱动力很高、且功耗量很低的逻辑部，和功耗量很低的DRAM部的系统大规模集成电路。
(第3实施例的变形例)
下面，以n型MOSFET为例对本发明第3实施例的变形例所涉及的半导体器件的制造方法进行说明。
第3实施例的变形例与第3实施例不同的地方为：在图4(a)所示的工序中，代替使用反应性溅射法，使用化学气相沉积法形成硅酸锆层203和氧化锆层202。
具体来说，形成元件隔离201之后，首先，作为化学气相沉积工序的初期过程，在高温水蒸气的环境下在硅衬底200的表面上形成1nm左右的氧化膜(硅氧化物层)。然后，通过以H2O和ZrCl4的混合气体为源气体使用的化学气相沉积法，在硅衬底200上形成氧化锆层202。此时，包括锆的源气体和硅氧化物层之间产生反应，在硅衬底200和氧化锆层202的界面上，形成由锆、硅以及氧这三个元素化合物所构成的硅酸结层203。如此所形成的硅酸锆层203，它的特征和在使用反应性溅射法时(第3实施例)相同。还有，通过改变沉积条件、例如改变源气体中的每个气体成分的流量比率、或沉积温度或沉积时间等，任意地能分别设定在叠层结构下的氧化锆层202和硅酸锆层203的厚度。
于是，依照第3实施例的变形例，能够得到与第3实施例相同的放果。
更详细地说，依照第3实施例的变形例，在硅衬底200上形成硅酸锆层203，同时在硅酸锆层203上形成氧化锆层202，然后除去氧化锆层202的一部分形成由硅酸锆层203所构成的第一栅极绝缘膜204A、和由硅酸锆层203以及氧化锆层202所构成的第二栅极绝缘膜204B。即，第3实施例的变形例的技术为，作为薄栅极绝缘膜使用了硅酸锆层203的单层结构，且作为厚栅极绝缘膜使用了硅酸锆层203以及氧化锆层202的叠层结构的多栅极绝缘膜技术。第3实施例的变形例，通过使用包括锆源气体的化学气相沉积法，确实能够形成厚度均等的、其介电常数大于SiO2的硅酸锆层203，同时通过控制沉积条件，能容易且确实地调节硅酸锆层203的厚度。因为能在很薄的栅极绝缘膜(第一栅极绝缘膜204A)实现很小的SiO2换算膜厚和很小的漏电流，所以在多栅极绝缘膜技术下能够防止栅极漏电流的增大，就能形成功耗量很低的系统大规模集成电路。还有，因为能够实现由第一栅极绝缘膜204A优先提高驱动力的MOSFET的同时，能够实现由第二栅极绝缘膜204B优先减少功耗量的MOSFET，所以能够实现高驱动力化和低功耗量这两方面的系统大规模集成电路。
补充一下，在第3实施例的变形例中使用了包括锆(Zr)的源气体，不仅如此，也可以使用包括由化学气相沉积法所得到的其他具有高介电常数的化合物(氧化物)的材料(例如Hf、Ti、Ta、Al、Pr、Nd或La等金属或这些金属的合金)的源气体。
另外，在第3实施例的变形例中，作为化学气相沉积法，既可以使用一般的热CVD法等，又可以使用通过脉冲状地(断断续续地)提供源气体，把氧化锆层等的金属氧化物层一个分子层地沉积的ALD法。使用ALD法，能够谋求在硅酸锆层等的金属硅酸盐层的厚度的控制性和均等性的提高。
另外，在第3实施例以及其变形例中，作为形成金属硅酸盐层的方法使用了反应性溅射法或化学气相沉积法，但不仅如此，还可以使用其它能够形成如上述硅酸锆层203那样质量良好的金属硅酸盐层的成膜方法就更不用说了。
(第4实施例)
下面，以n型MOSFET为例对本发明第4实施例所涉及的半导体器件的制造方法进行说明。
图5(a)、图5(b)为剖面图，示出了第4实施例所涉及的半导体器件的制造方法的每个工序。
第4实施例所涉及的半导体器件，其特征为：在硅衬底上形成金属硅酸盐层，同时在金属硅酸盐层上形成金属氧化物层，除去金属氧化物层的一部分之后形成其他金属氧化物层，从而形成由金属硅酸盐层以及其他金属氧化物层所构成的第一栅极绝缘膜，和金属硅酸盐层、金属氧化膜层以及其他金属氧化物层所构成的第二栅极绝缘膜。补充一下、在第4实施例中，直到图4(d)为止的工序都与第3实施例或其变形例相同。
也就是说，首先，如图4(a)～图4(d)所示，例如通过反应性溅射或化学气相沉积法等在硅衬底200上形成硅酸锆层203的同时，在硅酸锆层203上形成氧化锆层202，此后，在第一器件形成区域RA上除去氧化锆层202、只剩下硅酸锆层203，同时在第二器件形成区域RB上剩下硅酸锆层203以及氧化锆层202的叠层结构。
其次，如图5(a)所示，例如使用反应性溅射法，在硅衬底200上全面形成作为高介电常数层的厚度5nm左右的氧化铪层(HfO2层)210。这样做，能够在第一器件形成区域RA上形成由硅酸锆层203和氧化铪层210的叠层结构所构成的第一栅极绝缘膜204A(参照图5(b))，同时能够在第二器件形成区域RB上形成由硅酸锆层203和氧化锆层202、以及氧化铪层210的叠层结构所构成的第二栅极绝缘膜204B(参照图5(b))。此时，因为氧化铪层210的介电功耗常数高于氧化锆层202，所以在同等厚度下相比，硅酸锆层203和氧化铪层210的叠层结构的SiO2换算膜厚小于硅酸锆层203和氧化锆层202的基层结构。
再次，如图5(b)所示，在第一栅极绝缘膜204A上形成第一栅电极205A的同时，在第二栅极绝缘膜204B上形成第二栅电极205B。此后，在第一栅电极205A的两侧面上形成第一侧壁绝缘膜206A，同时在第二栅电极205B的两侧面上形成第二侧壁绝缘膜206B。在硅衬底200中的第一栅电极205A的两侧面形成作为源极区域以及漏极区域的第一杂质扩散层207A，同时在硅衬底200中的第二栅电极205B的两侧面形成作为源极区域以及漏极区域的第二杂质扩散层207B。然后，在包括第一栅电极205A以及第二栅电极205B等上面的硅衬底200的上面上形成层间绝缘膜208。然后，在层间绝缘膜208上形成第一配线209A以及第二配线209B。补充一下，第一配线209A具有设在层间绝缘膜208上的插塞，以便与杂质扩散层207A连接起来，第二配线209B具有设在层间绝缘膜208上的插塞，以便与杂质扩散层207B连接起来。
如上所述，依照第4实施例中，在硅衬底200上形成硅酸锆层203的同时，在硅酸锆层203上形成氧化锆层202，除去氧化锆层202的一部分，然后形成氧化铪层210，形成由硅酸锆层203和氧化铪层210所构成的第一栅极绝缘膜204A，和由硅酸锆层203和氧化锆层202以及氧化铪层210所构成的第二栅极绝缘膜204B。也就是说，第4实施例的技术为，作为很薄栅极绝缘膜使用了硅酸锆层203以及氧化铪层210的叠层结构，且作为很厚栅极绝缘膜使用了硅酸锆层203、氧化锆层202以及氧化铪层210的叠层结构的多栅极绝缘膜技术。在第4实施例中，通过使用反应性溅射法或化学气相沉积法等，确实能够形成厚度均等的、并且其介电常数大于SiO2的硅酸锆层203，同时通过控制溅射条件或沉积条件等容易调节硅酸锆层203的厚度。还有，在第4实施例中，硅酸锆层203或氧化锆层202的上面，又形成氧化铪层210，因此不用考虑与硅衬底200的反应，按设计能形成氧化铪层210。硅酸锆层203和氧化铪层210的叠层结构，能实现在厚度很薄的绝缘膜(第一栅极绝缘膜204A)下，实现很小的SiO2换算膜厚和很小的漏电流，所以在多栅极绝缘膜技术中防止栅极漏电流的增大，能够形成功耗量很低的系统大规模集成电路。因为能够实现由第一栅极绝缘膜204A优先了提高驱动力的MOSFET，同时能够实现由第二栅极绝缘膜204B优先了提高驱动力的MOSFET，所以能够实现高驱动力化和第功耗量这两方面的系统大规模集成电路。
依照第4实施例，因为很简单地能够形成所要厚度构成的硅酸锆层203和氧化铪层210的叠层结构，或硅酸锆层203、和氧化锆层202以及氧化铪层210的叠层结构，所以很容易能设计满足MOSFET功能要求的第一栅极绝缘膜204A或第二栅极绝缘膜204B、例如设计以实现高驱动力化和低功耗量的两侧面都为目标的栅极绝缘膜等。
补充一下，在第4实施例中，最好是通过使用由锆所构成的靶的反应性溅射法、或通过使用包括锆的源气体的化学气相沉积法，形成硅酸锆层203和氧化锆层202。这样做，就确实能够形成厚度均等的、且其介电常数大于SiO2的硅酸锆层203，同时通过控制溅射条件或沉积条件确实调节氧化锆层202的厚度。在此，作为化学气相沉积法，使用一般的热CVD法或ALD法等亦可。使用ALD法，能够谋求提高硅酸锆层203厚度的控制性和均等性。代替反应性溅射法或化学气相沉积法，可以使用能够形成品质良好的硅酸锆层203的其他成膜方法就更不用说了。
在第4实施例中，作为第一栅极绝缘膜204A或第二栅极绝缘膜204B的下边层的金属硅酸盐层使用了硅酸锆层203，不仅如此，最好是该金属硅酸盐层包括Zr、Hf、Ti、Al、Pr、Nd或La等金属或这些金属的合金。这样做，该金属硅酸盐层的介电常数确实高于SiO2的介电常数。
在第4实施例中，作为第一栅极绝缘膜204A或第二栅极绝缘膜204B的上边层的其他金属氧化物层使用了氧化铪层210，不仅如此，其他金属氧化物层包括Zr、Hf、Ti、Al、Pr、Nd或La等金属或这些金属的合金是最好的。但，最好是作为第一栅极绝缘膜204A或第二栅极绝缘膜204B的下边层的金属硅酸盐层所含的一金属，不同与其他金属氧化物层所含的其他金属。
在第4实施例中，最好是这样选择作为栅极绝缘膜204A或第二栅极绝缘膜204B的下边层的金属硅酸盐层所含的一金属：即该金属硅酸盐层在衬底界面上保持热很稳定，且，不让该金属硅酸盐层向硅结晶施加很大的应变而造成迁移率恶化。最好是作为栅极绝缘膜204A或第二栅极绝缘膜204B的上层的其他金属氧化物层所含的其他金属，选择得该其他金属氧化物层的介电常数高于包括与金属硅酸盐层相同的一金属的金属氧化物层。
在第4实施例中，最好是以具有第一栅极绝缘膜204A的MOSFET作为内部电路使用，同时以具有第二栅极绝缘膜204B的MOSFET作为周围电路使用。这样做能实现具有驱动力很高、且功耗量很低的内部电路，和功耗量很低的周围电路的系统大规模集成电路。
在第4实施例中，最好以具有第一栅极绝缘膜204A的MOSFET作为逻辑部使用，同时以具有第二栅极绝缘膜204B的MOSFET作为DRAM部使用。这样做能实现具有驱动力很高、且功耗量很低的逻辑部，和功耗量很低的DRAM部的系统大规模集成电路。

Claims (34)

1.一种半导体器件的制造方法，其中包括：
工序a，在硅衬底上形成至少一金属的高介电常数金属硅酸盐层，同时在上述高介电常数金属硅酸盐层上形成包括上述一金属的金属氧化物层；
工序b，除去上述金属氧化物层，形成由上述高介电常数金属硅酸盐层所构成的栅极绝缘膜；以及
工序c，在上述栅极绝缘膜上形成栅极电极。
2.根据权利要求第1项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的靶的反应性溅射法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序d。
3.根据权利要求第1项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的源气体的化学气相沉积法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序e。
4.根据权利要求第3项所述的半导体器件的制造方法，其中：
上述工序e包括：通过脉冲状地提供上述源气体一个分子层一个分子层地沉积上述金属氧化物层的工序。
5.根据权利要求第1项所述的半导体器件的制造方法，其中：
上述一金属包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属、或上述金属族中的两种以上的金属的合金。
6.根据权利要求第1项所述的半导体器件的制造方法，其中：
上述一金属为Zr。
7.一种半导体器件的制造方法，其中包括：
工序a，在硅衬底上形成包括至少一金属的高介电常数金属硅酸盐层，同时在上述高介电常数金属硅酸盐层上形成包括上述一金属的金属氧化物层；
工序b，通过除去上述金属氧化物层，然后在上述衬底上形成包括与上述一金属不同的其他金属的其他金属氧化物层，形成由上述高介电常数金属硅酸盐层以及其他金属氧化物层所构成的栅极绝缘膜；以及
工序c，在上述栅极绝缘膜上形成栅极电极。
8.根据权利要求第7项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的靶的反应性溅射法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序d。
9.根据权利要求第7项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的源气体的化学气相沉积法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序e。
10.根据权利要求第9项所述的半导体器件的制造方法，其中：
上述工序e包括：通过脉冲状地提供上述源气体，一个分子层一个分子层地沉积上述金属氧化物层的工序。
11.根据权利要求第7项所述的半导体器件的制造方法，其中：
上述一金属包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属、或上述金属族中的两种以上的金属的合金。
12.根据权利要求第7项所述的半导体器件的制造方法，其中：
上述一金属为Zr，
上述其他金属为Hf。
13.一种半导体器件的制造方法，其中包括：
工序a，在硅衬底上的第一元件形成区域以及第二元件形成区域上分别形成包括至少一金属的高介电常数金属硅酸盐层，同时在上述高介电常数金属硅酸盐层上形成包括上述一金属的金属氧化物层；
工序b，除去上述金属氧化物层中的在上述第一元件形成区域上的那一部分后，在上述第一元件形成区域上形成上述高介电常数金属硅酸盐层所构成的第一栅极绝缘膜，同时在上述第二元件形成区域上形成由上述高介电常数金属硅酸盐层、以及金属氧化物层所构成的第二栅极绝缘膜；以及
工序c，在上述第一栅极绝缘膜上形成第一栅极电极的同时，在上述第二栅极绝缘膜上形成第二栅极电极。
14.根据权利要求第13项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的靶的反应性溅射法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序d。
15.根据权利要求第13项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的源气体的化学气相沉积法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序e。
16.根据权利要求第15项所述的半导体器件的制造方法，其中：
上述工序e包括：使用通过脉冲状地提供上述源气体，一个分子层地沉积上述金属氧化物层的工序。
17.根据权利要求第13项所述的半导体器件的制造方法，其中：
上述一金属包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属、或上述金属族中的两种以上的金属的合金。
18.根据权利要求第13项所述的半导体器件的制造方法，其中：
上述一金属为Zr。
19.一种半导体器件的制造方法，其中包括：
工序a，在硅衬底上的第一元件形成区域以及第二元件形成区域上分别形成包括至少一金属的高介电常数金属硅酸盐层，同时在上述高介电常数金属硅酸盐层上形成包括上述一金属的金属氧化物层；
工序b，除去上述金属氧化物层中的在上述第一元件形成区域上的那一部分后，在上述第一元件形成区域和上述第二元件形成区域上分别形成由包括与上述一金属不同的其他金属的其他金属氧化物层，在上述第一元件形成区域上形成上述高介电常数金属硅酸盐层以及其它金属氧化物层所构成的第一栅极绝缘膜，同时在上述第二元件形成区域上形成由上述高介电常数金属硅酸盐层、金属氧化物层以及其他金属氧化物层所构成的第二栅极绝缘膜；以及
工序c，在上述第一栅极绝缘膜上形成第一栅极电极的同时，在上述第二栅极绝缘膜上形成第二栅极电极。
20.根据权利要求第19项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的靶的反应性溅射法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序d。
21.根据权利要求第19项所述的半导体器件的制造方法，其中：
上述工序a包括：通过使用包括至少上述一金属的源气体的化学气相沉积法，形成上述高介电常数金属硅酸盐层以及金属氧化物层的工序e。
22.根据权利要求第21项所述的半导体器件的制造方法，其中：
上述工序e包括：通过脉冲状地提供上述源气体，一个分子层一个分子层地沉积上述金属氧化物层的工序。
23.根据权利要求第19项所述的半导体器件的制造方法，其中：
上述一金属包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属、或上述金属族中的两种以上的金属的合金。
24.根据权利要求第19项所述的半导体器件的制造方法，其中：
上述一金属为Zr，
上述其他金属为Hf。
25.一种半导体器件，其中：
具有：由依次叠层包括一金属的高介电常数金属硅酸盐层、以及包括与上述一金属不同的其他金属的金属氧化物层所构成的栅极绝缘膜的MOSFET。
26.根据权利要求第25项所述的半导体器件，其中：
上述一金属包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种金属、或上述金属族中的两种以上的金属的合金。
27.一种半导体器件，其中：
具有：
具有由包括一金属的高介电常数金属硅酸盐层所构成的第一栅极绝缘膜的第一MOSFET，
具有由上述高介电常数金属硅酸盐层、以及包括上述一金属的金属氧化物层依次叠层所构成的第二栅极绝缘膜的第二MOSFET。
28.根据权利要求第27项所述的半导体器件，其中：
上述一金属为由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种、或由上述金属族中的二种以上所构成的金属合金。
29.一种半导体器件，包括内部电路和周边电路，其特征在于：
包括：
具有由含有一金属的高介电常数金属硅酸盐层构成的第一栅极绝缘膜的第一MOSFET，以及
依次叠层上述高介电常数金属硅酸盐层、上述含有一金属的金属氧化物层而构成的第二栅极绝缘膜的第二MOSFET；
上述第一MOSFET用在上述内部电路中，上述第二MOSFET用在上述周边电路中。
30.一种半导体器件，包括逻辑部分和DRAM部分，其特征在于：
包括：
具有由含有一金属的高介电常数金属硅酸盐层构成的第一栅极绝缘膜的第一MOSFET，以及
具有依次叠层上述高介电常数金属硅酸盐层、上述含有一金属的金属氧化物层而构成的第二栅极绝缘膜的第二MOSFET；
上述第一MOSFET用在上述逻辑部分，上述第二MOSFET用在上述DRAM部分。
31.一种半导体器件，其中：
具有：
由包括一金属的高介电常数金属硅酸盐层、以及包括与上述一金属不同的其他金属的金属氧化层依次叠层所构成的第一栅极绝缘膜的第一MOSFET，
由上述高介电常数金属硅酸盐层、包括上述一金属的金属氧化物层、以及包括上述其他金属的上述金属氧化物层依次叠层所构成的第二栅极绝缘膜的第二MOSFET。
32.根据权利要求第31项所述的半导体器件，其中；
上述一金属为由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所构成的金属族中的一种、或由上述金属族中的二种以上所构成的金属合金。
33.一种半导体器件，包括内部电路和周边电路，其特征在于：
包括：
含有依次叠层含有一金属的高介电常数金属硅酸盐层、含有与上述一金属不同的其它金属的金属氧化物层而构成的第一栅极绝缘膜的第一MOSFET，以及
含有依次叠层高介电常数金属硅酸盐层、上述含有一金属的金属氧化物层以及含有上述其它金属的上述金属氧化物层构成的第二栅极绝缘膜的第二MOSFET；
上述第一MOSFET用在上述内部电路中，上述第二MOSFET用在上述周边电路中。
34.一种半导体器件，包括逻辑部分和DRAM部分，其特征在于：
包括：
含有依次叠层含有一金属的高介电常数金属硅酸盐层、含有与上述一金属不同的其它金属的金属氧化物层而构成的第一栅极绝缘膜的第一MOSFET，以及
含有依次叠层高介电常数金属硅酸盐层、上述含有一金属的金属氧化物层以及含有上述其它金属的上述金属氧化物层构成的第二栅极绝缘膜的第二MOSFET；
上述第一MOSFET用在上述逻辑部分，上述第二MOSFET用在上述DRAM部分。
CNB028008499A 2001-04-02 2002-02-06 半导体器件及其制造方法 Expired - Fee Related CN1310336C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001102908 2001-04-02
JP102908/2001 2001-04-02
JP102908/01 2001-04-02

Publications (2)

Publication Number Publication Date
CN1460297A CN1460297A (zh) 2003-12-03
CN1310336C true CN1310336C (zh) 2007-04-11

Family

ID=18956046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028008499A Expired - Fee Related CN1310336C (zh) 2001-04-02 2002-02-06 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US6812101B2 (zh)
EP (2) EP1300887B1 (zh)
JP (1) JP3730962B2 (zh)
KR (1) KR100500013B1 (zh)
CN (1) CN1310336C (zh)
DE (1) DE60220230T2 (zh)
WO (1) WO2002082554A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7371633B2 (en) 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7173313B2 (en) * 2003-03-17 2007-02-06 Nxp B.V. Semiconductor device with insulating layer having ion-coated nanoparticles
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US20070023842A1 (en) * 2003-11-12 2007-02-01 Hyung-Suk Jung Semiconductor devices having different gate dielectric layers and methods of manufacturing the same
TWI258811B (en) * 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
JP4546201B2 (ja) * 2004-03-17 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
JP4040602B2 (ja) * 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7229893B2 (en) * 2004-06-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device with a high-k gate dielectric
JP4792716B2 (ja) * 2004-07-06 2011-10-12 日本電気株式会社 半導体装置およびその製造方法
US7241686B2 (en) 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
TWI332532B (en) 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US8648403B2 (en) 2006-04-21 2014-02-11 International Business Machines Corporation Dynamic memory cell structures
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
CN101496153A (zh) 2006-07-31 2009-07-29 应用材料股份有限公司 形成含碳外延硅层的方法
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
EP2083441A1 (en) * 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Semiconductor device and method for fabricating the same
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR102315333B1 (ko) 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
US9595593B2 (en) * 2015-06-29 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with interfacial layer and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014155A (ko) * 1997-07-24 1999-02-25 윌리엄 비. 켐플러 고 유전율 실리케이트 게이트 유전체
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
US6291283B1 (en) 1998-11-09 2001-09-18 Texas Instruments Incorporated Method to form silicates as high dielectric constant materials
JP2000188338A (ja) * 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法
JP2000208508A (ja) 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
JP2000307010A (ja) * 1999-04-16 2000-11-02 Nec Corp 半導体集積回路装置およびその製造方法
JP4237332B2 (ja) 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP2000340670A (ja) * 1999-05-26 2000-12-08 Sony Corp 絶縁膜及びその形成方法
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation

Also Published As

Publication number Publication date
DE60220230T2 (de) 2007-09-13
US6812101B2 (en) 2004-11-02
CN1460297A (zh) 2003-12-03
DE60220230D1 (de) 2007-07-05
EP1300887A4 (en) 2004-06-23
US20030173586A1 (en) 2003-09-18
JP3730962B2 (ja) 2006-01-05
KR20030011084A (ko) 2003-02-06
WO2002082554A1 (fr) 2002-10-17
JPWO2002082554A1 (ja) 2004-07-29
EP1677361A2 (en) 2006-07-05
EP1300887A1 (en) 2003-04-09
EP1300887B1 (en) 2007-05-23
KR100500013B1 (ko) 2005-07-12

Similar Documents

Publication Publication Date Title
CN1310336C (zh) 半导体器件及其制造方法
CN1253926C (zh) 多重栅极介电层的结构及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1205666C (zh) 半导体装置及其制造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1767171A (zh) 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN1875483A (zh) 在含铜金属化上形成电介质的工艺和电容器装置
CN1855390A (zh) 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1881590A (zh) 半导体器件和半导体器件的制造方法
CN1428840A (zh) 半导体器件及其制造方法
CN1713386A (zh) 非易失性半导体存储器件及其制造方法
CN1815697A (zh) 等离子体蚀刻方法
CN1534758A (zh) 半导体器件的制造方法
JP2005217409A (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1873927A (zh) 等离子体处理方法
CN1860597A (zh) 配线结构的形成方法以及半导体装置
CN101064349A (zh) 具有包括氧化锆的叠层介电结构的快闪存储器件及其制造方法
CN1521811A (zh) 半导体器件的制造方法
CN1427454A (zh) 半导体元件的制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1649105A (zh) 干蚀刻装置及干蚀刻方法
CN1933161A (zh) 半导体装置及其制造方法
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20130206