CN101443912B - 鳍片型场效应晶体管 - Google Patents

鳍片型场效应晶体管 Download PDF

Info

Publication number
CN101443912B
CN101443912B CN2006800285758A CN200680028575A CN101443912B CN 101443912 B CN101443912 B CN 101443912B CN 2006800285758 A CN2006800285758 A CN 2006800285758A CN 200680028575 A CN200680028575 A CN 200680028575A CN 101443912 B CN101443912 B CN 101443912B
Authority
CN
China
Prior art keywords
fin
grid conductor
drain region
semiconductor fin
interior section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800285758A
Other languages
English (en)
Other versions
CN101443912A (zh
Inventor
E·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101443912A publication Critical patent/CN101443912A/zh
Application granted granted Critical
Publication of CN101443912B publication Critical patent/CN101443912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Abstract

这里公开了改善的鳍片型场效应管(鳍片FET)结构(100)以及制造所述结构的相关方法。在一个实施例中，通过非对称地配置所述鳍片FET(100)来减小栅极(120)与源极区域(101)之间的电阻和减小栅极(120)与漏极区域(102)之间的电容，来优化鳍片FET驱动电流。在另一实施例中，通过镇流鳍片FET(300)，来避免器件在高电压下损坏。具体而言，优化栅极(320)与源极区域(301)和漏极区域(302)两者之间的鳍片(350)的电阻(例如，通过增加鳍片长度(383)，通过使鳍片(350)免受源极/漏极注入，以及通过防止在鳍片的顶表面(395)上形成硅化物)，以便鳍片FET(300)在预定的最大电压下是可操作的。

Description

鳍片型场效应晶体管
技术领域
本发明通常涉及鳍片(fin)型场效应晶体管(鳍片FET)，更具体而言，涉及一种改善的鳍片FET结构，其中分别地增加栅极与漏极区域之间的电阻以减小栅极与漏极区域之间的米勒(Miller)效应电容或增加栅极与源极和漏极区域之间的电阻以镇流(ballast)鳍片FET。
背景技术
随着晶体管设计的改善和发展，不同类型的晶体管的数量不断增加。鳍片型场效应晶体管(鳍片FET)是一种具有鳍片的晶体管，其包括沟道区域以及源极和漏极区域。双选通鳍片FET是一种在鳍片的侧壁上具有第一和第二栅极导体的鳍片FET。该栅极导体覆盖鳍片的沟道区域，而鳍片的源极和漏极区域延伸超过覆盖的该栅极导体。在Hu等人的美国专利6,413,802中(以下简称“Hu”)，详细讨论了鳍片FET，将其并入到这里作为参考。归因于鳍片FET的结构，在鳍片FET的串联电阻与栅极-源极/漏极电容之间存在固有的折衷。例如，随着鳍片离开栅极，可以扩展鳍片的宽度以降低串联电阻，具体而言，就是降低源极与栅极之间的电阻，对于数字电路而言该电阻可以引起会显著降低器件驱动的反馈。然而，加宽栅极与漏极区域之间的鳍片，不仅减小了栅极与漏极之间的电阻，而且增加了电容。尽管对于数字电路漏极电阻对器件驱动影响很小，但是归因于米勒效应，栅极与漏极之间的电容对电路延迟产生的影响通常可以达到栅极与源极之间的电容所产生的影响的三倍。
在相关问题中，在非常高的电压下，鳍片FET可以进入一种称为骤回(snap-back)的模式，其中在晶体管最热的区域中的热失控(thermalrun-away)可以损坏FET。在包括多个鳍片的鳍片FET中，如果一个鳍片进入击穿条件，热失控便会发生，其会导致鳍片传导所有的附加的电流并最终损坏鳍片FET。本发明通过提供改善的鳍片FET结构及制造这些结构的相关方法来解决这些问题，其中分别增加栅极与单独的漏极区域之间的鳍片电阻以减小栅极与漏极区域之间的米勒效应电容或者增加栅极与源极和漏极区域之间的鳍片电阻以镇流鳍片FET。
发明内容
本发明提供一种改善的鳍片FET结构的实施例以及制造所述结构的实施例的相关方法。在一个实施例中，通过不对称地配置所述鳍片FET减小栅极与源极区域之间的鳍片电阻并减小栅极与漏极区域之间的电容来优化鳍片FET驱动电流。具体而言，增加在栅极与源极区域和栅极与漏极区域之间的鳍片的电阻，以便鳍片FET可以在在预定的最大电压下操作。当以序列的形式形成本发明的多个镇流的鳍片FET时，镇流防止了一个鳍片中的早期失控，该失控可以使鳍片FET损坏。
更具体而言，本发明的鳍片FET结构的一个实施例包括，在衬底上的平行半导体平面，该平行半导体平面形成源极区域和漏极区域。另一半导体平面(即鳍片)从源极区域延伸到漏极区域。栅极位于源极与漏极区域之间的鳍片上。具体而言，在源极与漏极区域之间的鳍片的相对的侧壁上形成栅极介质层。在栅极介质层上形成栅极导体。非对称地配置鳍片FET结构，使源极区域与栅极导体之间的半导体鳍片的第一电阻小于栅极导体与漏极区域之间的半导体鳍片的第二电阻和使源极区域与栅极导体之间的第一电容大于栅极导体与漏极区域之间的第二电容。例如，在鳍片上设置栅极导体更接近源极区域而不是漏极区域。设置栅极导体更接近源极区域，可以保证栅极导体与源极区域之间的第一电阻小于栅极导体与漏极区域之间的第二电阻。设置栅极导体远离漏极区域，可以降低栅极与漏极区域之间的电容。可选地，可以在与源极和漏极区域等距的位置处设置栅极，并通过栅极导体任一侧的鳍片的尺寸来获得不对称性。例如，可以配置鳍片具有在栅极导体与源极区域之间的第一部分和在栅极导体与漏极区域之间的第二部分。第一部分和第二部分可以包括邻近栅极导体的内部部分和外部部分。内部部分可以比外部部分窄(即内部部分具有小于外部部分的第二宽度的第一宽度)。如果在栅极与漏极区域之间的鳍片的第二部分的内部部分比在栅极与漏极区域之间的鳍片的第一部分的内部部分长，便可以提供在栅极与所述漏极区域之间的减小的电容、在栅极与源极区域之间的减小的电阻。具体而言，如果第一部分的内部部分具有近似等于第一宽度(即内部部分的宽度)的第一长度和如果第二部分的内部部分具有大于近似三倍的所述第一宽度的第二长度，就可以获得最优的电阻和电容。
本发明的鳍片FET结构的另一实施例同样包括在衬底上的平行半导体平面，该平行半导体平面形成源极区域和漏极区域。另一半导体平面(即鳍片)从源极区域延伸到漏极区域。在鳍片上的距源极和漏极区域等距的位置处设置栅极。具体而言，在源极与漏极区域的鳍片的相对的侧壁上形成栅极介质层。在栅极介质层上形成栅极导体。可以镇流所述实施例的鳍片FET结构以防止在高电压下损坏。例如，如果在栅极导体与源极/漏极区域之间的半导体鳍片的长度大于半导体鳍片的宽度的约三到五倍，可以在半导体鳍片内提供足够的电阻，从而使晶体管在预定的最大电压下是可操作的。如果配置半导体鳍片具有比源极/漏极区域的浓度低的浓度的源极/漏极掺杂剂(即n型掺杂剂或者p型掺杂剂)，并且在鳍片的顶表面上没有硅化物层，便可以提供用于镇流的附加的电阻。可选地，半导体鳍片可以包括在源极区域与栅极导体之间的第一部分和在漏极区域与栅极导体之间的第二部分。第一和第二部分两者包括邻近栅极导体的具有相同的宽度(即第一宽度)和相同的长度(即第一长度)的内部部分。每一个第一和第二部分还包括在内部部分与源极/漏极区域之间的外部部分。如果内部部分的长度(即第一长度)大于内部部分的宽度(即第一宽度)的约三到五倍，就可以实现镇流。具体而言，内部部分的长度提供鳍片的电阻，以便晶体管在预定的最大电压下是可操作的。如果内部部分具有比源极/漏极区域的浓度低的浓度的源极/漏极掺杂剂(即n型掺杂剂或者p型掺杂剂)，和内部部分没有邻近其对应的顶表面的硅化物层，就可以提供用于镇流的附加电阻。
制造鳍片型场效应晶体管具体而言不对称的鳍片FET的方法的实施例包括形成源极区域、漏极区域以及半导体鳍片，所述半导体鳍片从源极区域延伸到漏极区域。在衬底上将源极和漏极区域形成为平行半导体平面。由从源极区域延伸到漏极区域的另一半导体平面形成鳍片。然后，例如，通过在鳍片的相对的侧壁上形成栅极介质层以及在栅极介质层上形成栅极导体，以在源极区域与漏极区域之间邻近半导体鳍片形成栅极。不对称地形成所述晶体管，具体而言，非对称形成半导体鳍片和栅极导体，以使源极区域与栅极导体之间的半导体鳍片的第一电阻小于栅极导体与漏极区域之间的半导体鳍片的第二电阻和使源极区域与栅极导体之间的第一电容大于栅极导体与漏极区域之间的第二电容。例如，可以邻近半导体鳍片形成栅极导体，以便使栅极导体更接近源极区域而不是漏极区域，以减小在源极区域与栅极导体之间的鳍片的电阻，并减小在栅极导体与漏极区域之间的电容。
可选地，在距源极区域和漏极区域等距离的位置处邻近半导体鳍片形成栅极导体。分别调整在栅极导体与源极区域之间的鳍片的第一部分的尺寸和在栅极导体与漏极区域之间的鳍片的第二部分的尺寸以改变第一和第二电阻。分别形成每一个第一和第二部分以具有邻近栅极导体的内部部分和在栅极导体与源极或者漏极区域之间的较宽的外部部分。内部部分每一个具有相同的宽度(即第一宽度)，而外部部分每一个具有相同的宽度(即第二宽度)。如果在栅极导体与漏极区域之间的第二部分的内部部分长于第一部分的内部部分，则可以得到不对称性。由此，减小了源极区域与栅极导体之间的鳍片的电阻，并且还减小了栅极导体与漏极区域之间的电容。如果形成第一部分的内部部分具有近似等于内部部分的宽度的长度(即第一长度)，并且形成第二部分的内部部分具有大于第一宽度的约三到五倍的长度(即第二长度)，则可以得到最优的不对称性。一旦形成源极/漏极区域、鳍片以及栅极，就可能进行附加的处理步骤以完成鳍片FET。
为了调整鳍片的第一和第二部分的尺寸，如上所述，在形成栅极导体之后，在栅极导体的侧面，在鳍片的第一部分之上(例如，在鳍片的顶表面和相对的侧壁上)紧邻所述栅极导体形成第一间隔物并相似地在第二部分上形成第二间隔物。可以初始以相同的厚度形成第一和第二间隔物。所述厚度可以大于第一宽度(即鳍片的窄部分的宽度)的约三至五倍，并且应该是这样的，将鳍片的第一部分的第一暴露的部分保留在第一间隔物与源极区域之间和将鳍片的第二部分的第二暴露的部分保留在第二间隔物与漏极区域之间。在形成间隔物之后，减小第一间隔物的尺寸(即厚度)。一种用于减小第一间隔物的厚度的技术包括掩蔽第二间隔物，然后各向同性蚀刻第一间隔物。所述蚀刻工艺不仅回蚀刻第一间隔物的顶表面，还回蚀刻第一间隔物的暴露的侧壁，由此，减小了间隔物的厚度。另一用于减小第一间隔物的厚度的技术包括以朝向向第一间隔物的小于90度的角注入惰性种(species)(例如硅、氩、氙等等)，以便栅极导体遮蔽第二间隔物，由此使第一间隔物接受较高浓度的惰性材料以提高第一间隔物的蚀刻速率。然后，进行蚀刻工艺以便以比第二间隔物快的速率蚀刻具有较高浓度的惰性种的第一间隔物。同样，蚀刻工艺不仅回蚀刻间隔物的顶表面，还蚀刻第一间隔物的暴露的侧壁，由此减小间隔物的厚度。一旦减小了第一间隔物的厚度(例如，使其近似等于鳍片的宽度(即第一宽度))，在第一和第二暴露的部分上形成附加的半导体材料以分别形成第一和第二外部部分。这样，内部部分就是那些分别保留在第一和第二间隔物之下的鳍片的部分。
制造鳍片型场效应晶体管具体而言镇流的鳍片FET的方法的实施例包括形成源极区域、漏极区域以及半导体鳍片，所述半导体鳍片从源极区域延伸到漏极区域。在衬底上将源极和漏极区域形成为平行半导体平面。使用从源极区域延伸到漏极区域的另一半导体平面形成鳍片。然后，例如，通过在鳍片的相对的侧壁上形成栅极介质层并在栅极介质层上形成栅极导体，在距源极区域和漏极区域等距离的位置处邻近半导体鳍片形成栅极。通过形成栅极以便在栅极导体与源极区域之间或者在栅极导体与漏极区域之间的鳍片的长度大于半导体鳍片的宽度的约三到五倍，便可以获得镇流。该长度增加了半导体鳍片的电阻，以便晶体管在预定的最大电压下是可操作的。一旦形成源极/漏极区域、鳍片以及栅极，可以进行附加的处理步骤来完成鳍片FET。通过形成半导体鳍片具有比源极/漏极区域的浓度低的浓度的源极/漏极掺杂剂(例如，通过防止N+区域或者P+区域注入到鳍片中)，和通过形成在顶表面上没有硅化物的鳍片(例如，通过防止在鳍片的顶表面上形成硅化物)，可以提供用于镇流的附加电阻。
可选地，通过在距源极/漏极区域等距离的位置处形成栅极导体以及通过调整在栅极导体的任一侧的鳍片的尺寸来优化电阻，便可以获得镇流，从而使晶体管在预定的最大电压下是可操作的。例如，可以将邻近源极/漏极区域的鳍片的外部部分形成为比邻近栅极导体的内部部分更宽。可以形成内部部分以使其长度大于其宽度的约三倍。为了形成内部部分和外部部分，在鳍片之上(例如，在鳍片的顶表面和相对的侧壁上)紧邻近栅极导体的两侧形成间隔物。可以以这样的厚度形成间隔物，所述厚度大于初始形成的鳍片的宽度(即鳍片的内部部分的宽度)的大约三到五倍，并且应该是这样的，将鳍片的暴露的部分保留在间隔物与源极/漏极区域之间。一旦形成间隔物，在鳍片的暴露部分上形成附加的半导体材料以形成较宽的外部部分。因而，较窄的内部部分就是那些保留在间隔物之下的鳍片的部分。同样，一旦形成源极/漏极区域、鳍片以及栅极，可以进行附加的处理步骤以完成鳍片FET。如果形成内部部分而没有硅化物层在其对应的顶表面上和如果源极/漏极区域中的源极/漏极掺杂剂浓度(例如n型掺杂剂或者p型掺杂剂)大于鳍片的内部部分中的掺杂剂浓度，便可以得到用于镇流的附加电阻。
当结合下列描述和附图考虑时，将会更好地了解和理解本发明的这些和其他的方面以及目标。然而，应该理解，虽然下列描述指出了本发明的实施例及其许多的具体细节，但却是以示例的方式给出下列描述而不是限制。在本发明范围之内可以进行许多的改变和修改而并不背离本发明的精神，并且本发明包括所有这样的修改。
附图说明
通过下列详细的描述并参考附图，将会更好地理解本发明，其中：
图1是本发明的鳍片FET100的示意图；
图2是本发明的鳍片FET200的示意图；
图3a是本发明的鳍片FET300的示意图；
图3b是鳍片FET300的侧视示意图；
图3c是鳍片FET300的序列的示意图；
图4a是本发明的鳍片FET400的示意图；
图4b是鳍片FET400的侧视示意图；
图4c是鳍片FET400的序列的示意图；
图5是示意性流程图，示例了制造鳍片FET100的方法；
图6是示意性流程图，示例了制造鳍片FET200的方法；
图7是部分完成的鳍片FET200的示意图；
图8是部分完成的鳍片FET200的示意图；
图9是部分完成的鳍片FET200的示意图；
图10是部分完成的鳍片FET200的示意图；
图11是示意性流程图，示例了制造鳍片FET300的方法；
图12是示意性流程图，示例了制造鳍片FET400的方法；以及
图13是部分完成的鳍片FET400的示意图。
具体实施方式
参考示例于附图中的非限定的实施例以及下列详细描述，可以更全面地解释本发明及其各种特征和优点。应当注意，在附图中示出的特征不必按比例绘制。略去了对于公知的元件以及工艺技术的描述，以便不会不必要地模糊本发明。这里使用的实例仅仅旨在有利于方法的理解，通过理解方法可以实践本发明并进一步使本领域的技术人员能够实践本发明。因此，不应该将实例解释为限制本发明的范围。
这里公开了改善的鳍片型场效应晶体管(鳍片FET)结构以及制造该结构的相关方法。在一个实施例中，通过不对称地配置鳍片FET以降低栅极与源极区域之间的鳍片电阻并降低栅极与漏极区域之间的电容，来优化鳍片FET驱动电流。在另一实施例中，通过镇流(ballast)鳍片FET来防止器件在高电压下损坏。具体而言，在鳍片内优化栅极与源极区域和栅极与漏极区域之间的电阻(例如通过增加鳍片长度，通过使鳍片免受源极/漏极注入，以及通过防止在鳍片的顶表面上形成硅化物)，以便鳍片FET在预定的最大电压下是可操作的。当以序列的形式形成本发明的多个镇流的鳍片FET时，该镇流可以防止会损坏序列中的所有鳍片FET的连锁反应。
参考图1和2，在本发明的结构的一个实施例中，设计鳍片FET100、200在源极101、201与漏极102、202区域之间具有不对称性。例如，设置栅极具体而言栅极导体120、220更邻近这样的点，在该点处鳍片150、250并入到源极带(参见图1中的条目101)，或者在该点处鳍片150、250在栅极导体与源极带之间的宽度增加(参见图2中的条目271)。对比地，设置栅极导体120、220远离这样的点，在该点处鳍片在栅极导体与漏极带之间的宽度增加(参见图2中的条目272)或者鳍片并入到漏极带(参见图1中的条目102)。更具体而言，参考图1和2，本发明的鳍片FET结构(100，200)的一个实施例包括形成源极区域101、201以及漏极区域102、202的衬底上的平行半导体平面。另一半导体平面(即3-40nm的宽度的鳍片150、250)从源极区域101、201延伸到漏极区域102、202。栅极在源极101、201与漏极区域102、202之间并位于鳍片150、250上。具体而言，在源极和漏极区域之间的鳍片的相对的侧壁上形成栅极介质层。在栅极介质层上形成栅极导体120、220。非对称地配置鳍片FET结构100、200，使在源极区域101、201与栅极导体120、220之间的半导体鳍片150、250的第一电阻小于在栅极导体120、220与漏极区域102、202之间的半导体鳍片150、250的第二电阻并使在源极区域101、201与栅极导体120、220之间的第一电容大于在栅极导体120、220与漏极区域102、202之间的第二电容。
例如，参考图1，在鳍片150上设置栅极导体120更邻近源极区域101而非漏极区域102。设置栅极导体更邻近源极区域以确保栅极导体与源极区域之间的第一电阻小于栅极导体与漏极区域之间的第二电阻。设置栅极导体远离漏极区域以降低栅极与漏极区域之间的电容。
可选地，参考图2，可以在距源极201和漏极202的距离283、286相等的位置处设置栅极导体。可以配置鳍片250具有在栅极导体220与源极区域201之间的第一部分251以及在栅极导体220与漏极区域202之间的第二部分252。第一部分251和第二部分252两者分别包括邻近栅极导体220的内部部分261、262以及邻近内部部分261、262(即在内部部分261与源极区域201之间以及在内部部分262与漏极区域202之间)的外部部分271、272。内部部分261、262可以具有相同的宽度(例如，约3-40nm的第一宽度287)。外部部分271、272同样可以具有相同的宽度(例如，约9-200nm的第二宽度288)，该宽度大于内部部分261、262的第一宽度287。如果第二部分252的内部部分262比第一部分251的内部部分261长，那么可以提供在栅极导体220与漏极区域202之间的降低的电容以及在栅极导体220与源极区域201之间的降低的电阻。通过增加第一宽部分271与栅极导体220的接近程度，来减小栅极导体220与源极区域201之间的电阻。具体而言，如果内部部分261具有近似等于第一宽度287的第一长度284，以及如果内部部分262具有约大于三倍的第一宽度287的第二长度282，便可以得到最优的电阻和电容。
参考图3a-c和4a-c，本发明的另一个实施例的鳍片FET结构300、400包括形成源极区域301、401以及漏极区域302、402的衬底上的平行半导体平面。另一个半导体平面(即3-40nm的宽度的鳍片350、450)从源极区域301、401延伸到漏极区域302、402。在鳍片350、450上的距源极区域301、401和漏极区域302、402的距离383、483相等的位置处设置栅极(例如，包括栅极介质层和栅极导体320、420)。结构300、400还可以包括在栅极导体320、420的相对的侧壁上的形成在鳍片350、450之上的间隔物311-312、411-412。该实施例的鳍片FET结构300、400被镇流以防止在高电压下损坏。如上所述，在非常高的电压下，鳍片FET可以进入一种称为骤回的模式，其中由于在晶体管沟道的最热区域产生电流失控而造成FET的损坏。具有多个鳍片的并联的鳍片FET组会发生该情况，其中最热的鳍片会热失控，传导所有的附加的电流并最终造成鳍片FET的损坏。本发明的结构300、400提供镇流的鳍片FET，以便可以将施加到并联的多个鳍片FET的最大电压/电流增加至预定的最大值。
例如，参考图3a-b，分别在栅极导体320与源极区域301之间以及在栅极导体320与漏极区域302之间的半导体鳍片350的相等的长度383约大于半导体鳍片350的宽度388的三至五倍(例如，9-200nm)。该长度383可以在半导体鳍片350内提供足够的电阻，以便晶体管300在预定的最大电压下是可操作的。如果配置半导体鳍片350具有比源极/漏极区域301、302内的掺杂剂浓度低的半导体鳍片中的掺杂剂浓度，那么可以提供用于镇流的附加电阻。如果半导体鳍片的顶表面395没有硅化物层391，同样可以提供附加电阻。例如，如在图3b中所示例的，可以注入源极/漏极区域301、302形成N+区域392以及顶上的硅化物391；然而，在制造工艺期间，可以防止在鳍片350中形成硅化物391和N+区域392。参考图3c，如果以并联组390的形式形成镇流的鳍片FET300a-c，镇流单个的FET(300a-c)防止具有最低击穿电压的鳍片进入热失控并防止其传导所有的过载电流，以及防止其最终使并联组390中的所有鳍片FET300a-c损坏。
可选地，参考图4a-b，半导体鳍片450可以包括在源极区域401与栅极导体420之间的第一部分451以及在栅极导体420与漏极区域402之间的第二部分452。第一部分451和第二部分452包括内部部分461、462，该内部部分461、462具有相同的宽度例如3-40nm(即第一宽度487)和相同的长度例如9-200nm(即第一长度482)。紧邻栅极导体420设置内部部分461、462。每一个第一部分451和第二部分452还可以包括在内部部分461、462与源极/漏极区域401、402之间的外部部分471、472宽部分。如果内部部分的长度(即第一长度482)大于其宽度(即第一宽度487)的约三到五倍，那么可以实现镇流。具体而言，长度482的窄内部部分461、462在鳍片450内提供电阻，以便晶体管400在预定的最大电压下是可操作的。如果配置内部部分461、462具有比源极/漏极区域401、402的浓度低的源极/漏极掺杂剂(即p型或n型掺杂剂)浓度以及如果内部部分461、462的顶表面495没有邻近的硅化物层，便可以提供用于镇流的附加电阻。例如，如在图4b中所示例的，可以注入源极/漏极区域401、402以及外部部分471、472形成N+区域492和顶上的硅化物491；然而，在制造工艺期间，间隔物411、412可以防止在内部部分461内形成硅化物491和N+区域492。参考图4c，如果以并联组390的形式形成镇流的鳍片FET400a-c，镇流单个的FET(400a-c)防止具有最低击穿电压的鳍片进入热失控并防止其传导所有的过载电流，并防止其最终使并联组490中的所有鳍片FET400a-c损坏。
结合图1参考图5，制造鳍片型场效应晶体管的方法的实施例，具体而言，不对称的鳍片FET100使用常规的绝缘体上硅(SOI)鳍片FET处理技术。该方法包括，形成源极/漏极区域101、102(500)并形成约3-40nm的半导体鳍片150，该半导体鳍片150从源极区域101延伸到漏极区域102(502)。具体而言，可以光刻构图源极/漏极区域和鳍片并将源极/漏极区域和鳍片蚀刻到SOI硅片的硅层中，以便将源极/漏极区域形成为平行的平面和使鳍片在源极区域与漏极区域之间延伸。在蚀刻之前，在硅层之上淀积硬掩模。
通过邻近半导体鳍片150形成栅极(例如栅极介质层和栅极导体120)，提供不对称性，以便栅极导体120更接近源极区域101而非漏极区域102(504)。为了形成栅极，可以在鳍片上具体而言在鳍片暴露的硅表面以及源极/漏极区域上生长牺牲氧化物，然后剥离牺牲氧化物以去除任何的不规则。然后，可以在鳍片的侧壁和顶表面上生长或者淀积栅极介质层。在形成栅极介质层之后，可以在鳍片之上淀积导电材料例如多晶硅，光刻构图并蚀刻导电材料。在该实施例中，形成的栅极导体的位置接近源极区域。在源极与漏极区域之间设置栅极导体120时所产生的不对称性，导致在源极区域101与栅极导体120之间的半导体鳍片150的第一电阻小于在栅极导体120与漏极区域102之间的半导体鳍片150的第二电阻。该不对称性还导致源极区域101与栅极导体120之间的第一电容大于在栅极导体120与漏极区域102之间的第二电容。因而，邻近半导体鳍片150形成栅极导体120以便栅极导体120更接近源极区域101而不是漏极区域102，由此降低在源极区域101与栅极导体120之间的鳍片150的电阻，并且降低栅极导体120与漏极区域102之间的电容。可以进行附加的处理以完成鳍片FET100(506)。该附加的处理包括，但不限于：通过定向反应离子蚀刻工艺剥离可选的硬掩模；注入源极/漏极扩展(即在栅极导体与源极/漏极区域之间注入鳍片的部分)；形成晕圈；形成鳍片间隔物；在栅极侧壁上形成间隔物；将N+注入到源极/漏极区域中；如果使用多晶硅材料形成栅极导体并没有帽，在鳍片的顶表面上、源极/漏极区域的顶表面上、和/或栅极导体的顶表面上形成硅化物层(例如钴、镍等等)；淀积并平坦化附加的介质层，形成栅极接触，形成源极/漏极接触等等。应当注意，可以使用相同的处理步骤同时形成多个晶体管100，其中多个半导体鳍片共享相同的源极/漏极带。
结合图2参考图6，制造不对称的鳍片FET200的方法的可选的实施例同样使用了常规的绝缘体上硅(SOI)鳍片FET处理技术。如上所述，该方法包括形成源极/漏极区域201、202(600)以及形成窄半导体鳍片250，该窄半导体鳍片250从源极区域201延伸到漏极区域202(602)。然而，在本发明的该实施例中，可以在距源极区域201和漏极区域202的距离283相等的位置处邻近半导体鳍片250形成栅极(包括栅极导体220)(604)。在工艺(604)处形成栅极之后，调整栅极导体的任一侧的鳍片的尺寸(例如，在栅极导体与源极区域之间，以及在栅极导体与漏极区域之间)，以改变在栅极导体与源极区域之间的鳍片的第一部分的第一电阻、和在栅极导体与漏极区域之间的鳍片的第二部分的第二电阻(605)。具体而言，可以调整第一部分251的尺寸以便邻近栅极导体220设置具有第一宽度287(例如3-40nm)的第一内部部分261；以及在第一内部部分261与源极区域201之间设置具有比第一宽度287大的第二宽度288的第一外部部分271。相似地，可以调整第二部分252的尺寸以形成第一内部部分262和第二外部部分272。每一个内部部分可以具有相同的宽度287，以及外部部分可以具有相同的宽度288。如果第二内部部分262比第一内部部分262长，那么可以获得不对称性，从而减小在源极区域201与栅极导体220之间的鳍片250的电阻，并减小在漏极区域201与栅极导体220之间的电容。如果形成第一内部部分261具有近似等于第一宽度287(例如3-40nm)的第一长度284，并且形成第二内部部分262具有大于约三到五倍的第一宽度287(例如9-200nm)的第二长度282，那么可以得到最优的不对称性。
如上所述，为了在工艺(605)处调整鳍片的尺寸，在工艺(604)处形成包括栅极导体220的栅极之后，分别在鳍片250的第一部分251和第二部分252之上在栅极导体220的侧面221、222上同时地直接形成第一间隔物211和第二间隔物212(606，参见图7)。例如，通过在栅极导体220的侧面221、222上生长或者淀积约9-200nm厚度的二氧化硅层，来形成间隔物211、212。初始可以以相同的厚度282形成间隔物211、212。该厚度282应大于初始形成的鳍片的宽度287(即第一宽度)(例如3-40nm)的约三至五倍。因而，每一个间隔物211、212的厚度约9-200nm。此外，应该形成间隔物211、212以便将鳍片250的第一部分251的第一暴露的部分276保留在第一间隔物211与源极区域201之间，以及将鳍片250的第二部分252的第二暴露的部分275保留在第二间隔物212与源极区域202之间。在工艺(606)处形成间隔物211、212之后，减小了第一间隔物211的尺寸(即厚度282)以使间隔物211具有近似等于第一宽度287的另一厚度284(608，参见图2)。用于减小第一间隔物的厚度的一个技术包括掩蔽277第二间隔物212(610，参见图8)，然后各向同性蚀刻第一间隔物(612，参见图8)。蚀刻工艺不仅回蚀刻第一间隔物211的顶表面213，还回蚀刻第一间隔物211的暴露的侧壁215，由此减小间隔物的厚度。一旦减小了第一间隔物211的厚度，便去除掩模277(614)。用于减小第一间隔物的厚度的另一技术包括，以朝向第一间隔物211的角216(＜90度)将惰性种(species)217(例如，硅、氩、氙等等)注入到二氧化硅间隔物211、212中，以便通过栅极导体220遮蔽(即部分地阻挡)第二间隔物212的注入。由此，第一间隔物211接收了较高浓度的惰性材料217，该惰性材料217提高了第一间隔物211的蚀刻速率(616，参见图9)。然后，进行蚀刻工艺以便以比第二间隔物212快的速率蚀刻具有较高浓度的惰性种217的第一间隔物211(618，参见图10)。同样，蚀刻工艺(618)不仅回蚀刻第一间隔物211的顶表面213，而且回蚀刻第一间隔物211的暴露的侧壁215，由此，减小间隔物厚度。
一旦在工艺(608)处减小了第一间隔物211的厚度，在第一暴露的部分276和第二暴露的部分275上形成附加的半导体材料(例如硅、硅锗、硅锗碳化物等等)(620，例如参见图8和10)。通过在鳍片250的暴露的部分275、276上以及在硅源极/漏极区域上选择性地生长硅、硅锗或硅锗碳化物，可以完成形成附加的半导体材料的工艺(620)。该工艺(620)形成第一和第二外部部分271、272(参见图2)。这样，第一和第二内部部分261、262就是分别保留在第一211和第二212间隔物之下的鳍片250的那些部分。如上所述，进行附加的处理以完成鳍片FET200(图6中622)。应当注意，可以使用相同的处理步骤同时形成多个晶体管200，其中多个半导体鳍片共享相同的源极/漏极带。
结合图3a参考图11，制造鳍片型场效应晶体管具体而言镇流的鳍片FET300的方法的实施例包括使用如上所述的常规的鳍片FET处理技术(1100-1102)形成源极/漏极区域301、302和形成半导体鳍片350。邻近半导体鳍片形成包括栅极介质层和栅极导体320的栅极，以便栅极导体320与源极区域301和漏极区域302相距相等的距离383(1104，参见上述栅极形成工艺的详细描述)。通过形成栅极可以实现镇流，以便在栅极导体320与源极区域301之间或者在栅极导体320与漏极区域302之间的鳍片350的长度383约大于三倍的半导体鳍片350的宽度388。该长度383在半导体鳍片350内提供了增加的电阻，以便晶体管300在预定的最大电压下是可操作的。一旦形成了源极/漏极区域301、302、鳍片350以及包括栅极导体320的栅极，可能进行附加的处理步骤以完成鳍片FET(1106，参见以上详细的描述)。通过形成具有比源极/漏极区域低的浓度的源极/漏极掺杂剂的半导体鳍片350(1108)(例如，通过在工艺1106处防止N+区域392注入到鳍片350中，参见图3b)以及不在鳍片350的顶表面395上形成硅化物层(1110)(例如，通过在工艺1106处防止硅化物391形成在鳍片350的顶表面395上，参见图3b)，可以提供用于镇流的附加的电阻。应当注意，可以使用相同的处理步骤同时形成多个晶体管300，其中多个半导体鳍片共享相同的源极/漏极带(参见图3c)。
可选地，参考图12并结合图4a，制造镇流的鳍片FET400的方法的实施例包括使用常规的鳍片FET处理技术(1200-1202，参见以上详细的描述)形成源极/漏极区域401、402和形成窄半导体鳍片450。邻近半导体鳍片450形成包括栅极介质层和栅极导体420的栅极，以便栅极导体420与源极区域401和漏极区域402相距相等的距离483(1204，参见以上详细描述)。在工艺(1204)处形成栅极之后，可以调整鳍片的尺寸以优化电阻，以便晶体管在预定的最大电压下是可操作的(1205)。通过形成邻近源极/漏极的鳍片的外部部分，该外部部分比邻近栅极导体的鳍片的内部部分宽，便可以调整鳍片的尺寸。具体而言，可以调整在源极区域401与栅极导体420之间延伸的栅极导体420未覆盖的鳍片450的第一部分451和在栅极导体420与漏极区域402之间延伸的第二部分452的尺寸。可以调整尺寸以便邻近栅极导体设置具有相同的宽度487(即第一宽度487)和相同的长度(即第一长度482)的内部部分461、462。此外，可以调整尺寸以便邻近源极/漏极区域设置具有相同的宽度488(即第二宽度)和相同的长度481(即第二长度)的外部部分471、472。形成外部部分471、472以便其宽度488大于内部部分461、462的宽度487。通过形成内部和外部部分使内部部分461、462的长度482大于约三倍的鳍片的初始宽度(即第一宽度487)，就可以实现镇流，由此，在第一和第二内部部分461、462内提供足够的电阻以便晶体管400在预定的最大电压下是可操作的。
为了在工艺(1205)处调整鳍片的尺寸以形成内部部分461、462和外部部分471、472，如上所述，在鳍片450的第一和第二部分451、452之上(例如在鳍片450的顶表面和相对的侧壁上)紧邻栅极导体420的侧面421、422形成间隔物411、412(1206，参见图13)。可以以厚度482形成间隔物411、412(例如，通过生长或者淀积二氧化硅)，该厚度大于第一宽度487(即在工艺(1202)处初始形成的鳍片的宽度(例如3-40nm))的约三倍到五倍。还应该形成间隔物以便将鳍片450的第一和第二暴露的部分476、475保留在间隔物411、412与源极/漏极区域401、402之间。一旦形成间隔物411、412，在鳍片的暴露的部分475、476上形成附加的半导体材料(例如硅、硅锗、硅锗碳化物等等)，以形成第一和第二外部部分471、472(1208，参见图4a)。这样，第一和第二内部部分461、462是保留在间隔物411、412之下的鳍片450的那些部分。内部部分的长度是间隔物的厚度的函数。如上所述，同样，一旦形成源极/漏极区域401、402、鳍片450以及包括栅极导体420的栅极，可能进行附加的处理步骤以完成鳍片FET(1210)。通过形成具有比源极/漏极区域低的浓度的源极/漏极掺杂剂的半导体鳍片450的第一和第二内部部分461、462(1212)(例如，通过在工艺1210处阻挡N+区域注入到鳍片450中，参见图4b)以及通过形成没有硅化物层(1214)的内部部分(例如，在工艺1210处通过防止硅化物层491形成在鳍片450的顶表面495上，参见图4b)，可以提供用于镇流的附加的电阻。应当注意，可以使用相同的处理步骤同时形成多个晶体管400，其中多个半导体鳍片共享相同的源极/漏极带(参见图4c)。
因此，以上公开了一种改善的鳍片型场效应晶体管(鳍片FET)结构以及制造该结构的相关的方法。在一个实施例中，通过非对称地配置鳍片FET来优化鳍片FET驱动电流以减小栅极与源极区域之间的鳍片电阻以及减小栅极与漏极区域之间的电容。由于同时具有低源极-栅极电阻和低漏极-栅极电容，该不对称的鳍片FET可以提供具有较高的切换速度和减小的功率的电路。由于较少的鳍片可以提供等同的速度，这还可以解释为物理上的较小电路，因此是低成本电路。在另一实施例中，通过镇流鳍片FET来防止高电压下的器件损坏。具体而言，优化在栅极与源极和漏极区域之间的鳍片的电阻(例如，通过增加鳍片长度，通过使鳍片免受源极/漏极注入，以及通过阻止在鳍片的顶表面上形成硅化物)，以便鳍片FET在预定的最大电压下是可操作的。这样的镇流的鳍片FET在较高的操作电压下提供较高的可靠性，并且可以避免特定的、昂贵的处理步骤，要不然则需要该特定的、昂贵的处理步骤以将特定的高电压晶体管增加到电路。虽然根据实施例描述了本发明，但本领域的技术人员将认识到可以在所附权利要求的精神和范围内修改地实践本发明。

Claims (18)

1.一种鳍片型场效应晶体管，包括：
源极区域；
漏极区域；
半导体鳍片，从所述源极区域延伸到所述漏极区域；以及
栅极导体，在所述源极区域与所述漏极区域之间邻近所述半导体鳍片，
其中在所述源极区域与所述栅极导体之间的所述半导体鳍片的第一电阻小于在所述栅极导体与所述漏极区域之间的所述半导体鳍片的第二电阻，以及
其中在所述源极区域与所述栅极导体之间的第一电容大于在所述栅极导体与所述漏极区域之间的第二电容。
2.根据权利要求1的晶体管，其中所述栅极导体更接近所述源极区域而不是所述漏极区域。
3.根据权利要求1的晶体管，其中所述栅极导体距所述源极区域和所述漏极区域的距离相等。
4.根据权利要求3的晶体管，其中所述半导体鳍片还包括：
第一部分，在所述栅极导体与所述源极区域之间；以及
第二部分，在所述栅极导体与所述漏极区域之间，
其中所述第一部分和所述第二部分中的每一个包括：
内部部分，邻近所述栅极导体；以及
外部部分，邻近所述内部部分，
其中所述内部部分比所述外部部分窄并且其中所述第二部分的所述内部部分比所述第一部分的所述内部部分长。
5.根据权利要求4的晶体管，其中所述第二部分的所述内部部分的长度是至少三倍的所述第一部分的所述内部部分的长度。
6.一种鳍片型场效应晶体管，包括：
源极区域；
漏极区域；
半导体鳍片，从所述源极区域延伸到所述漏极区域；以及
栅极导体，在所述源极区域和所述漏极区域之间邻近所述半导体鳍片，
其中所述半导体鳍片包括：
第一部分，在所述源极区域与所述栅极导体之间，以及
第二部分，在所述栅极导体与所述漏极区域之间，
其中所述第一部分和所述第二部分每一个包括邻近所述栅极导体的内部部分，所述内部部分具有相同的宽度和相同的长度，以及
其中所述相同的长度大于三倍的所述相同的宽度并在所述内部部分内提供电阻以便所述晶体管可以在预定的最大电压下是可操作的。
7.根据权利要求6的晶体管，其中所述内部部分每一个具有对应的顶表面，所述顶表面没有邻近的硅化物层。
8.根据权利要求6的晶体管，还包括在所述源极区域、所述漏极区域以及所述半导体鳍片中的掺杂剂，其中在所述源极区域和所述漏极区域中的所述掺杂剂的浓度比在所述半导体鳍片中的所述掺杂剂的浓度高。
9.根据权利要求6的晶体管，其中所述第一部分和所述第二部分每一个还包括邻近所述内部部分的外部部分，其中所述外部部分比所述内部部分宽。
10.根据权利要求6的晶体管，还包括在所述源极区域与所述漏极区域之间的多个所述半导体鳍片，其中所述半导体鳍片中的每一个半导体鳍片的所述电阻保护所述晶体管不会热失控和损坏。
11.一种制造鳍片型场效应晶体管的方法，所述方法包括以下步骤：
形成源极区域和漏极区域；
形成半导体鳍片，所述半导体鳍片从所述源极区域延伸到所述漏极区域；以及
在所述源极区域与所述漏极区域之间邻近所述半导体鳍片形成栅极导体，
其中形成所述半导体鳍片和所述栅极导体使在所述源极区域与所述栅极导体之间的所述半导体鳍片的第一部分的第一电阻小于在所述栅极导体与所述漏极区域之间的所述半导体鳍片的第二部分的第二电阻和所述源极区域与所述栅极导体之间的第一电容大于所述栅极导体与所述漏极区域之间的第二电容。
12.根据权利要求11的方法，其中邻近所述半导体鳍片形成所述栅极导体以便所述栅极导体更接近所述源极区域而不是所述漏极区域。
13.根据权利要求11的方法，其中在距所述源极区域和所述漏极区域的距离相等的位置处邻近所述半导体鳍片形成所述栅极，以及其中所述方法还包括调整所述第一部分和所述第二部分的尺寸以改变所述第一电阻和所述第二电阻。
14.根据权利要求13的方法，其中调整所述尺寸包括：
形成所述第一部分，所述第一部分具有邻近所述栅极导体的第一内部部分和在所述第一内部部分与所述源极区域之间的第一外部部分；以及
形成所述第二部分，所述第二部分具有邻近所述栅极导体的第二内部部分和在所述第二内部部分与所述漏极区域之间的第二外部部分，
其中形成所述第二内部部分比所述第一内部部分更长，
其中以第一宽度形成所述第一内部部分和所述第二内部部分和以第二宽度形成所述第一外部部分和所述第二外部部分，以及
其中所述第二宽度大于所述第一宽度。
15.根据权利要求14的方法，其中形成所述第一部分和形成所述第二部分包括：
在所述半导体鳍片之上邻近所述栅极导体形成第一间隔物和第二间隔物以便所述第一间隔物和所述第二间隔物具有大于三倍的所述第一宽度的厚度，和以便在所述第一间隔物与所述源极区域之间保留第一暴露的部分和在所述第二间隔物与所述漏极区域之间保留第二暴露的部分；
减小所述第一间隔物的所述厚度；以及
在所述第一暴露的部分和所述第二暴露的部分上形成附加的半导体材料。
16.根据权利要求15的方法，其中减小所述第一间隔物的所述厚度包括下列中的一个：
掩蔽所述第二间隔物并各向同性蚀刻所述第一间隔物；以及
以朝向所述第一间隔物的小于90度的角注入惰性种，以便所述第一间隔物与所述第二间隔物相比接收更高浓度的惰性材料，并进行蚀刻工艺，其中以归因于较高浓度的所述惰性种的较快的速率蚀刻所述第一间隔物。
17.一种制造鳍片型场效应晶体管的方法，包括以下步骤：
形成源极/漏极区域；
形成半导体鳍片，所述半导体鳍片在所述源极/漏极区域之间延伸；以及
在所述源极/漏极区域之间邻近所述半导体鳍片形成栅极导体；
调整在所述栅极导体与所述源极/漏极区域之间的所述半导体鳍片的尺寸来优化电阻以便所述晶体管在预定的最大电压是可操作的，
其中调整所述尺寸包括形成邻近所述源极/漏极区域的所述半导体鳍片的外部部分，所述外部部分比邻近所述栅极导体的所述半导体鳍片的内部部分宽，以及调整所述尺寸还包括形成所述内部部分以便所述内部部分的长度大于三倍的所述内部部分的宽度。
18.根据权利要求17的方法，其中这样形成比所述内部部分宽的所述外部部分：
在所述半导体鳍片上邻近所述栅极导体形成间隔物以便所述间隔物的厚度大于三倍的所述半导体鳍片的宽度，并在所述间隔物与所述源极/漏极区域之间保留暴露的部分；以及
在所述暴露的部分上形成附加的半导体材料。
CN2006800285758A 2005-08-03 2006-07-21 鳍片型场效应晶体管 Active CN101443912B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/161,442 US7348642B2 (en) 2005-08-03 2005-08-03 Fin-type field effect transistor
US11/161,442 2005-08-03
PCT/US2006/028465 WO2007019023A2 (en) 2005-08-03 2006-07-21 Fin-type field effect transistor

Publications (2)

Publication Number Publication Date
CN101443912A CN101443912A (zh) 2009-05-27
CN101443912B true CN101443912B (zh) 2011-03-23

Family

ID=37716900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800285758A Active CN101443912B (zh) 2005-08-03 2006-07-21 鳍片型场效应晶体管

Country Status (8)

Country Link
US (4) US7348642B2 (zh)
EP (1) EP1920467B1 (zh)
JP (1) JP5220604B2 (zh)
KR (1) KR101027173B1 (zh)
CN (1) CN101443912B (zh)
AT (1) ATE544182T1 (zh)
TW (1) TWI397999B (zh)
WO (1) WO2007019023A2 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7858481B2 (en) * 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US7595245B2 (en) * 2005-08-12 2009-09-29 Texas Instruments Incorporated Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP2008177278A (ja) * 2007-01-17 2008-07-31 Toshiba Corp スタティック型半導体記憶装置
KR100887007B1 (ko) 2007-10-12 2009-03-04 주식회사 동부하이텍 Ｌｄｉ의 알-스트링내 폴리 패턴 형성 방법 및 구조
US7994612B2 (en) * 2008-04-21 2011-08-09 International Business Machines Corporation FinFETs single-sided implant formation
WO2009130629A1 (en) * 2008-04-23 2009-10-29 Nxp B.V. A fin fet and a method of manufacturing a fin fet
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8331068B2 (en) 2009-02-19 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for FinFETs
US8184472B2 (en) 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
US8202780B2 (en) * 2009-07-31 2012-06-19 International Business Machines Corporation Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions
US8946028B2 (en) * 2009-10-06 2015-02-03 International Business Machines Corporation Merged FinFETs and method of manufacturing the same
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8513102B2 (en) 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
JP2012243971A (ja) * 2011-05-20 2012-12-10 Sony Corp ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器
TWI636526B (zh) * 2011-06-21 2018-09-21 鈺創科技股份有限公司 動態記憶體結構
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
CN103165428B (zh) * 2011-12-14 2015-12-09 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US8901659B2 (en) 2012-02-09 2014-12-02 International Business Machines Corporation Tapered nanowire structure with reduced off current
US8637371B2 (en) 2012-02-16 2014-01-28 International Business Machines Corporation Non-planar MOSFET structures with asymmetric recessed source drains and methods for making the same
US8927432B2 (en) * 2012-06-14 2015-01-06 International Business Machines Corporation Continuously scalable width and height semiconductor fins
KR20140040543A (ko) * 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
CN103779217A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种鳍片型场效应晶体管及其制作方法
CN103811338B (zh) * 2012-11-08 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9123654B2 (en) * 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
US9231106B2 (en) * 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
CN104103319B (zh) * 2013-04-11 2017-08-25 中芯国际集成电路制造(上海)有限公司 反熔丝电路及其编程方法、反熔丝结构
KR102089682B1 (ko) 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9484460B2 (en) 2013-09-19 2016-11-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
US9691763B2 (en) 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9633906B2 (en) 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
EP4187619A1 (en) 2014-03-24 2023-05-31 Intel Corporation Transistoren with multiple fin dimensions on a single die
US9318574B2 (en) * 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9281065B2 (en) 2014-08-11 2016-03-08 Empire Technology Development Llc Low-power nonvolatile memory cells with select gates
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US10559690B2 (en) 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
KR102320049B1 (ko) 2015-02-26 2021-11-01 삼성전자주식회사 경사진 활성 영역을 갖는 반도체 소자
US10018515B2 (en) * 2015-09-16 2018-07-10 Qualcomm Incorporated Transistor temperature sensing
US9484306B1 (en) 2015-11-17 2016-11-01 International Business Machines Corporation MOSFET with asymmetric self-aligned contact
TWI594421B (zh) * 2016-06-28 2017-08-01 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法
CN107579116A (zh) * 2016-07-05 2018-01-12 瑞昱半导体股份有限公司 鳍式场效晶体管及其制造方法
KR101859587B1 (ko) 2016-12-30 2018-05-18 서울시립대학교 산학협력단 네거티브 캐패시턴스 핀펫 소자 및 제조 방법
US10475790B2 (en) 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch
JP6612937B2 (ja) * 2018-07-18 2019-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US11060846B2 (en) 2018-12-19 2021-07-13 Kla Corporation Scatterometry based methods and systems for measurement of strain in semiconductor structures
KR20210039772A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US539896A (en) * 1895-05-28 John graves
JPS6226665A (ja) 1985-07-26 1987-02-04 Hitachi Ltd 磁気デイスク駆動装置
JPS6226865A (ja) 1985-07-29 1987-02-04 New Japan Radio Co Ltd 電界効果トランジスタ
JPS62132366A (ja) 1985-12-04 1987-06-15 Nec Corp 縦型電界効果トランジスタの製造方法
JPS63308962A (ja) * 1987-06-11 1988-12-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US4907041A (en) * 1988-09-16 1990-03-06 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US20020036328A1 (en) * 1998-11-16 2002-03-28 William R. Richards, Jr. Offset drain fermi-threshold field effect transistors
US6291325B1 (en) * 1998-11-18 2001-09-18 Sharp Laboratories Of America, Inc. Asymmetric MOS channel structure with drain extension and method for same
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
EP1292989A1 (en) 2000-05-10 2003-03-19 Koninklijke Philips Electronics N.V. A semiconductor device
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP3729082B2 (ja) * 2001-04-25 2005-12-21 日本電信電話株式会社 半導体保護回路
US6525354B2 (en) * 2001-04-27 2003-02-25 Fujitsu Limited FET circuit block with reduced self-heating
JP2002343806A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6492212B1 (en) * 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
JP3605086B2 (ja) 2002-03-29 2004-12-22 株式会社東芝 電界効果トランジスタ
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US7259425B2 (en) * 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
US6800885B1 (en) * 2003-03-12 2004-10-05 Advance Micro Devices, Inc. Asymmetrical double gate or all-around gate MOSFET devices and methods for making same
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
JP3962009B2 (ja) * 2003-12-05 2007-08-22 株式会社東芝 半導体装置の製造方法
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US20060071270A1 (en) * 2004-09-29 2006-04-06 Shibib Muhammed A Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
EP1693898B1 (en) * 2005-02-21 2008-04-16 Interuniversitair Microelektronica Centrum ( Imec) Floating-body-cell memory device and a method for the manufacturing thereof
US7176537B2 (en) * 2005-05-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS with metal-gate and Schottky source/drain
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory

Also Published As

Publication number Publication date
JP2009503893A (ja) 2009-01-29
US8129773B2 (en) 2012-03-06
TW200717805A (en) 2007-05-01
US20080087968A1 (en) 2008-04-17
JP5220604B2 (ja) 2013-06-26
KR101027173B1 (ko) 2011-04-05
KR20080030110A (ko) 2008-04-03
US20080124868A1 (en) 2008-05-29
EP1920467B1 (en) 2012-02-01
CN101443912A (zh) 2009-05-27
EP1920467A2 (en) 2008-05-14
WO2007019023A2 (en) 2007-02-15
US8524547B2 (en) 2013-09-03
US8106439B2 (en) 2012-01-31
TWI397999B (zh) 2013-06-01
EP1920467A4 (en) 2011-03-02
US7348642B2 (en) 2008-03-25
US20070029624A1 (en) 2007-02-08
ATE544182T1 (de) 2012-02-15
WO2007019023A3 (en) 2008-11-13
US20120129304A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN101443912B (zh) 鳍片型场效应晶体管
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
US10854456B2 (en) Methods for fabricating transistor and ESD device
JP5869753B2 (ja) 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法
US7297600B2 (en) Methods of forming fin field effect transistors using oxidation barrier layers
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
KR100212693B1 (ko) 규소/규소게르마늄 모스 전계 트랜지스터 및 그 제조방법
CN1284245C (zh) 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器
US7605039B2 (en) Multiple-gate MOS transistor using Si substrate and method of manufacturing the same
KR101332590B1 (ko) 개선된 성능을 갖는 파워 반도체 장치 및 방법
US20060118899A1 (en) Schottky barrier tunnel single electron transistor and method of manufacturing the same
JP5184831B2 (ja) フィン型トランジスタの形成方法
KR100420070B1 (ko) 이중-게이트 플래쉬 메모리소자 및 그 제조방법
CN102637741B (zh) 应用金属氧化物半导体工艺的共振隧穿器件
KR20040002204A (ko) 반도체 소자 및 그 제조 방법
CN103021827A (zh) 鳍式场效应管、cmos鳍式场效应管的形成方法
US7169655B2 (en) Field effect transistors and methods for manufacturing field effect transistors
KR20060001327A (ko) ＦｉｎＦＥＴ를 포함하는 반도체 소자의 제조방법
TW448575B (en) Manufacture method and structure of split gate flash memory cell with dual floating gate
KR20030054913A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170106

Address after: Grand Cayman, Cayman Islands

Patentee after: INTERNATIONAL BUSINESS MACHINES Corp.

Address before: American New York

Patentee before: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Effective date of registration: 20170106

Address after: American New York

Patentee after: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180328

Address after: Ontario, Canada

Patentee after: International Business Machines Corp.

Address before: Grand Cayman, Cayman Islands

Patentee before: INTERNATIONAL BUSINESS MACHINES Corp.